[发明专利]半导体元件及其形成方法

说明书

本发明提供半导体元件及其形成方法。一种半导体元件，包括一基底、一金属间介电层覆盖于该基底上、以及一含氮四乙氧基硅烷氧化层或一富含氧四乙氧基硅烷氧化层覆盖于该金属间介电层上。在该富含氧四乙氧基硅烷氧化层中氧的分子比率大于70百分比。该金属间介电层包括一超低介电常数层。一种形成半导体元件的方法，包括：提供一基底；沉积一金属间介电层于该基底上；以及沉积一含氮或富含氧四乙氧基硅烷氧化层于该金属间介电层上。

本申请是中国专利申请200610003186.1的分案申请，原申请CN200610003186.1的申请日是2006年2月22日，发明名称是“半导体元件及其形成方法”。

技术领域

本发明有关于半导体元件，特别有关于一种使用抗水气氧化物覆盖于介电层上的双镶嵌结构，以及其制造方法。

背景技术

在半导体集成电路中常包括数层金属，提供集成电路中各元件间的接触以及集成电路与外部电路的接触。金属间介电层在金属层间使得金属层相互隔离，当金属接点埋置于金属间介电层中并且研磨成一平面结构，该平面结构称为镶嵌结构。当金属间介电层中有金属接点和金属层间内连线(或导孔)形成，此结构称为双镶嵌结构。

具有低介电常数或超低介电常数(ELK)的材料作为金属间介电层时可降低金属层间耦合效应，但是超低介电常数材料有低抗水气问题，在制程中水气被超低介电常数层吸收并使得电子元件效能降低。图1A－图1C说明形成一镶嵌结构100的方法，该结构具有一碳化硅(SiC)层用以保护超低介电常数材料避免水气侵入。

在图1A中，提供一基底102，基底102可包括一形成有元件或电路的半导体基底，第一金属层104形成于基底102上并且埋置于第一介电层106中，蚀刻终止层(ESL)108形成于第一金属层104和第一介电层106上，超低介电常数层110形成于蚀刻终止层108上，第一四乙氧基硅烷(TEOS)氧化层112形成于超低介电常数 层110上，碳化硅层114形成于第一四乙氧基硅烷氧化层112上，第二四乙氧基硅烷氧化层116形成于碳化硅层114上。

在图1B中，第二四乙氧基硅烷氧化层116、碳化硅层114、第一四乙氧基硅烷氧化层112及超低介电常数层110被蚀刻形成一沟槽118，金属阻障层120和金属层122接着沉积于第二四乙氧基硅烷氧化层116上以及沟槽118内，金属阻障层120包括介电质或金属，用以避免金属层122中的金属扩散至下面的其他层，金属层122包括可用作接点的任何适合的金属，例如铜。

在图1C中，使用一化学机械研磨(CMP)步骤移除全部的第二四乙氧基硅烷氧化层116和碳化硅层114，以及部分的第一四乙氧基硅烷氧化层112、金属阻障层120和金属层122。结果在沟槽118内形成第二金属层124和金属阻障126，成为镶嵌结构100。

具有镶嵌结构100的基底102可再进行其他道制程，形成更多的元件或电路。

如上述镶嵌结构100中，四乙氧基硅烷氧化层112和116提供均匀覆盖并且平滑的表面。四乙氧基硅烷氧化层可由化学气相沉积法(CVD)或等离子体增强气相沉积法(PECVD)形成，所使用气体源包括四乙氧基硅烷、氧气及氦气。典型的四乙氧基硅烷的流率大约为560标准立方厘米每分钟(sccm)，氧气的流率大约为840标准立方厘米每分钟，氦气作为载体运输四乙氧基硅烷。化学气相沉积法或等离子体增强气相沉积法的电源功率(sourcepower)大约为375瓦(W)，基底102底部提供的无线电频(RF)功率，即基板偏压功率(bottompower)大约为83瓦。