[发明专利]半导体装置及其制造方法

说明书

[相关申请案]

本申请案享受以日本专利申请案2014-187858号(申请日：2014年9月16日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含该基础申请案之所有内容。

技术领域

本发明的实施方式涉及一种半导体装置及其制造方法。

背景技术

因电力控制等，而采用MOSFET(MetalOxideSemiconductorFieldEffectTransistor，金属氧化物半导体场效应晶体管)或IGBT(InsulatedGateBipolarTransistor，绝缘栅极双极晶体管)等半导体装置。在该等半导体装置中，存在出于一面维持耐压一面降低导通电阻的目的，而形成超接面结构的情况。

发明内容

本发明要解决的问题是提供一种可一面抑制导通电阻增加一面使雪崩耐量提升的半导体装置及其制造方法。

实施方式的半导体装置包括：第1导电型的第1半导体区域、元件区域、包围元件区域之终端区域、及与第1半导体区域电连接的第2电极。

元件区域包括：第2导电型的第2半导体区域、第2导电型的第3半导体区域、第1导电型的第4半导体区域、栅极电极、及第1电极。

第2半导体区域是设置在第1半导体区域内。第2半导体区域是在第1方向上延伸。第2半导体区域在对第1方向正交的第2方向上设置有多个。

第3半导体区域是设置在第2半导体区域上。

第4半导体区域是选择性地设置在第3半导体区域上。

栅极电极是隔着第1绝缘膜，而与第1半导体区域、第3半导体区域、及第4半导体区域相邻。

第1电极是与第4半导体区域电连接。

终端区域具有第2导电型的第5半导体区域、及第2导电型的第6半导体区域。

第5半导体区域是设置在第1半导体区域内。第5半导体区域是在第2方向上设置有多个。

第6半导体区域是设置在第1半导体区域与第5半导体区域之间。第6半导体区域的第2导电型的杂质浓度高于第5半导体区域的第2导电型的杂质浓度。

附图说明

图1是表示第1实施方式的半导体装置的一例的俯视图。

图2(a)及(b)是表示第1实施方式的半导体装置的一例的剖视图。

图3是表示第1实施方式的半导体装置的超接面结构的一例的俯视图。

图4是表示第1实施方式的半导体装置的超接面结构的另一例的俯视图。

图5(a)及(b)是表示第2实施方式的半导体装置的一例的剖视图。

图6(a)及(b)是表示第3实施方式的半导体装置的一例的剖视图。

图7(a)～(c)是表示第1实施方式的半导体装置的制造步骤的一例的步骤剖视图。

图8(a)及(b)是表示第1实施方式的半导体装置的制造步骤的一例的步骤剖视图。

具体实施方式

以下，对于本发明的各实施方式，一面参照附图一面进行说明。

另外，附图是模式性的或概念性的，且各部分的厚度与宽度的关系、部分间的大小的比例等不限于必定与现实相同。而且，即便表示相同部分的情况下，也存在因附图导致彼此的尺寸或比例不同地被表现的情况。

另外，在本案说明书与各图中，对于与已提示的图中已经描述的元件相同的元件，标注同一符号，且适当地省略详细说明。

各附图中的箭头X、Y、Z表示相互正交的三方向，且例如箭头X所表示的方向(X方向)及箭头Y所表示的方向(Y方向)是与半导体衬底的主面平行的方向，箭头Z所表示的方向(Z方向)表示与半导体衬底的主面垂直的方向。

于附图中，n⁺、n及p⁺、p、p^-的标识是表示各半导体区域的各导电型中的杂质浓度的相对高低。即，n⁺表示与n相比n形杂质浓度相对地更高。而且，p⁺表示与p相比p形杂质浓度相对更高，p^-表示与p相比p形杂质浓度相对更低。

对于以下所说明的各实施方式，也可使各半导体区域的p形与n形反转而实施。

(第1实施方式)

图1是第1实施方式的半导体装置的俯视图。

图2是第1实施方式的半导体装置的剖视图。

图2(a)是图1中的A-A'剖视图。

图2(b)是图1中的B-B'剖视图。