[发明专利]半导体结构

说明书

技术领域

本发明总体上涉及一种半导体结构。更具体地,本发明涉及一种电容器或具有单层支撑结构的电容器的圆柱状存储节点。此外,本发明还公开了一种自定位方法,以形成这种单层支撑结构。

背景技术

随着集成电路的积集度不断提高,电子元件的尺寸也被越做越小,例如,集成电路中常被利用到的电容器,它可作为动态随机存取存储器(DRAM)装置的电荷存储元件。

为了尽量减少各个电容器所占芯片面积,而另一方面又要保持一定的电容值,目前的电容器结构已变得又高又细。然而,当前电容器尺寸已接近工艺极限,故需要开发新的制程技术,使得电容器能被进一步缩放到更小的尺寸。

目前常见的电容器结构是所谓的容器状的存储节点装置。形成该等容器状的存储节点被的方法是先在一模板层或支撑结构形成高纵宽比的通孔,然后均匀沉积存储节点层。接着去除模板层,然后在容器状的存储节点层上沉积介电材料及电容器单元板。缺点是,高纵宽比的容器状存储节点在结构上显得特别薄弱、易倒塌、扭曲或从底层破裂。

为了避免高纵宽比容器状存储节点倒塌,业界已开发出一种网型支撑结构。然而,现有技术有几个缺点,例如,仍需要额外的掩模或光刻步骤,以打开支撑网氮化物层,用在形成双侧DRAM电容器。此外,由在临界尺寸继续缩小,对不准或光刻叠对偏差亦是待克服的问题。

发明内容

本发明的主要目的是提供一种具有单层支撑结构的电容器的筒状的存储节点,以解决上述公知技术的问题和缺点。

根据本发明的一实施例,一种半导体结构包括其上具有至少一个导电区域的基底、多个设置在所述基底上的筒状容器电极,其中,每个所述筒状容器电极具有一个水平部,其与所述至少一个导电区域直接接触,和连接该水平部的垂直侧部,以及一支撑结构,包含有多个条形部,彼此平行排列,以及多个卡环,介在相邻的两条所述多个条形部之间,其中各个所述卡环箝制固定住每个所述筒状容器电极,且所述多个条形部及多个卡环是位在同一水平面上。

根据本发明的一个实施例中,多个筒状容器电极排成多数列,并且其中,所述筒状容器电极中各列被两个相邻的条带夹在中间。

根据本发明的一个实施例中,所述多个条形部和多个卡环是由一单一均质材料层制成。

附图说明

图1到图10例示出一种自定位形成方法,是在结构上由一个单一层的支撑结构支撑的圆筒状存储节点的电容器的容器,其中:

图1例示出一种部分存储器矩阵的剖视图；

图2A例示出部分存储器矩阵和容器开口的上视图,图2B是沿图2A的线I-I'截取的剖视图；

图3A显示出除去顶部氧化硅层之后的容器的俯视图,图3B是沿图3A的线I-I'截取的剖视图；

图4A显示出斜角度离子注入工艺之后的容器的俯视图,图4B是沿图4A的线I-I'截取的剖视图；

图5A显示出在选择性去除未掺杂的多晶硅层之后的容器的俯视图,图5B是沿图5A的线I-I'截取的剖视图,图5C是沿图5A的线II-II'截取的剖视图；

图6A显示出在全面沉积ALD氧化层之后的容器的俯视图,图6B是沿图6A的线I-I'截取的剖视图,图6C是沿图6A的线II-II'截取的剖视图；

图7A显示出在形成环形间隙壁之后的容器的俯视图,图7B是沿图7A的线I-I'截取的剖视图,图7C是沿图7A的线II-II'截取的剖视图；

图8A显示出在去除阻挡层及掺杂层之后的容器的俯视图,图8B是沿图8A的线I-I'截取的剖视图；

图9A是表示去除PSG层之后的容器的俯视图。图9B是沿图9A的线I-I'截取的剖视图。图9C是沿图9A线II-II'截取的剖视图；以及

图10例示本发明电容器结构的剖面图。

其中，附图标记说明如下：

10基底

12导电区域

14介电层

18停止层

20USG层

22PSG层

24氮化硅层

24a环形的氮化硅间隙壁

26未掺杂的多晶硅层

26a掺杂层

28氧化硅层

30容器开孔

32容器

34阻挡层

36落差

40斜角度离子注入工艺

42条状区域

43阴影区域

52硅氧层

52a环形的硅氧间隙壁

66电容介电层

68导电层