[发明专利]半导体芯片以及半导体封装

权利要求书

1.一种半导体封装，其中，该半导体封装具备：

基底基板；以及

半导体芯片，被装载在所述基底基板上，

所述半导体芯片具备：

核心区域，被配置在所述半导体芯片的中央部，设置有内部电路；

第一IO单元区域、第二IO单元区域和第三IO单元区域，在所述核心区域的周边沿着所述半导体芯片的边被配置为一列，设置有差动放大电路；

第一金属层和第二金属层，被配置在所述第一IO单元区域至第三IO单元区域各自的上层；

第一同相用焊盘电极，经由所述第一IO单元区域的第一金属层而与所述第一IO单元区域的差动放大电路的同相端子电连接，被配置在所述第一IO单元区域的第一金属层的上层；

第一反相用焊盘电极，经由所述第一IO单元区域的第二金属层而与所述第一IO单元区域的差动放大电路的反相端子电连接；以及

第二同相用焊盘电极，经由所述第二IO单元区域的第一金属层而与所述第二IO单元区域的差动放大电路的同相端子电连接，

所述第一金属层和所述第二金属层沿着与所述半导体芯片的边垂直的方向即第一方向延伸，

在所述第一IO单元区域的第二金属层以及所述第二IO单元区域的第一金属层的上层配置所述第一反相用焊盘电极以及所述第二同相用焊盘电极，

沿着与所述半导体芯片的边平行的第二方向配置所述第一同相用焊盘电极以及所述第一反相用焊盘电极，

沿着与所述第二方向平行的第三方向配置所述第二同相用焊盘电极，

所述半导体封装还具备：

第一线，电连接位于两个列之中的所述半导体芯片的外周侧的第一列的第一组的第一同相用焊盘电极、和被设置在所述基底基板上的第一插脚；以及

第二线，电连接所述第一组的所述第一反相用焊盘电极、和被设置在所述基底基板上的第二插脚，

所述第一线的长度与所述第二线的长度相等。

2.如权利要求1所述的半导体封装，其中，

还具备：

第二反相用焊盘电极，经由所述第二IO单元区域的第二金属层而与所述第二IO单元区域的差动放大电路的反相端子电连接；

第三同相用焊盘电极，经由所述第三IO单元区域的第一金属层而与所述第三IO单元区域的差动放大电路的同相端子电连接；以及

第三反相用焊盘电极，经由所述第三IO单元区域的第二金属层而与所述第三IO单元区域的差动放大电路的反相端子电连接，被配置在所述第三IO单元区域的第二金属层的上层，

在所述第二IO单元区域的第二金属层以及所述第三IO单元区域的第一金属层的上层配置所述第二反相用焊盘电极以及所述第三同相用焊盘电极，

沿着所述第二方向配置所述第三同相用焊盘电极以及所述第三反相用焊盘电极，

沿着所述第三方向配置所述第二反相用焊盘电极。

3.如权利要求1或2所述的半导体封装，其中，

与所述半导体芯片的所述边垂直的方向上的所述第一金属层的长度等于与所述半导体芯片的所述边垂直的方向上的所述第二金属层的长度。

4.如权利要求1所述的半导体封装，其中，该半导体封装具备：

第三线，电连接位于两个列之中的所述半导体芯片的中央侧的第二列的第二组的第二同相用焊盘电极、和被设置在所述基底基板上的第三插脚；以及

第四线，电连接所述第二组的第二反相用焊盘电极、和被设置在所述基底基板上的第四插脚，

所述第三线的长度与所述第四线的长度相等。

5.如权利要求4所述的半导体封装，其中，

所述第一插脚和所述第二插脚沿着所述半导体芯片的所述边在所述基底基板上配置为一列，

所述第三插脚和所述第四插脚沿着所述半导体芯片的所述边在所述基底基板上配置为一列。