[发明专利]半导体芯片以及半导体封装

说明书

本发明提供能够提高差动信号的差动特性的半导体芯片以及半导体封装。实施方式的半导体封装具备基底基板和被装载在基底基板上的半导体芯片。半导体芯片具备同相用焊盘电极，该同相用焊盘电极与差动电路的同相端子电连接，且被配置在IO单元区域的上方。半导体芯片具备反相用焊盘电极，该反相用焊盘电极与差动电路的反相端子连接，且被配置在IO单元区域的上方。

相关申请的引用：

本申请以基于2014年3月12日申请的日本专利申请第2014－049393号的优先权的利益为基础，且寻求该利益而将其内容整体通过引用包含于此。

技术领域

实施方式涉及半导体芯片以及半导体封装。

背景技术

例如，在半导体封装中，在将差动信号输入输出至配置在半导体芯片的IO单元区域上的焊盘电极(pad electrode)的情况下，需要将反相信号和同相信号输入输出至IO单元区域上的不同的焊盘电极。

在想要从半导体芯片将差动信号对的焊盘电极通过键合线(bonding wire)连接到半导体封装基板的情况下，从半导体芯片的焊盘电极至封装球为止的布线的距离在反相信号和同相信号之间不同，差动信号的特性会恶化。

发明内容

实施方式提供能够提高差动信号的差动特性的半导体芯片以及半导体封装。

实施方式提供一种半导体封装，其中，该半导体封装具备：

基底基板；以及

半导体芯片，被装载在所述基底基板上，

所述半导体芯片具备：

多个IO单元区域，沿着所述半导体芯片的边被配置为一列，所述多个IO单元区域设置有差动电路；

同相用焊盘电极，与所述差动电路的同相端子电连接，被配置在所述IO单元区域的上方；以及

反相用焊盘电极，与所述差动电路的反相端子连接，被配置在所述IO单元区域的上方，

在所述IO单元区域之中的第一IO单元区域的上方配置的第一同相用焊盘电极和第一反相用焊盘电极的第一组中，所述第一同相用焊盘电极和所述第一反相用焊盘电极被配置为位于沿着所述半导体芯片的所述边的第一列，

在所述IO单元区域之中的第二IO单元区域的上方配置的第二同相用焊盘电极和第二反相用焊盘电极的第二组中，所述第二同相用焊盘电极和所述第二反相用焊盘电极被配置为位于沿着所述半导体芯片的所述边的第二列。

此外实施方式提供一种半导体芯片，该半导体芯片装载在基底基板上，其中，该半导体芯片具备：

多个IO单元区域，沿着所述半导体芯片的边被配置为一列，所述多个IO单元区域设置有差动电路；

同相用焊盘电极，与所述差动电路的同相端子电连接，被配置在所述IO单元区域的上方；以及

反相用焊盘电极，与所述差动电路的反相端子连接，被配置在所述IO单元区域的上方，

在所述IO单元区域之中的第一IO单元区域的上方配置的第一同相用焊盘电极和第一反相用焊盘电极的第一组中，所述第一同相用焊盘电极和所述第一反相用焊盘电极被配置为位于沿着所述半导体芯片的所述边的第一列，

在所述IO单元区域之中的第二IO单元区域的上方配置的第二同相用焊盘电极和第二反相用焊盘电极的第二组中，所述第二同相用焊盘电极和所述第二反相用焊盘电极被配置为位于沿着所述半导体芯片的所述边的第二列。

根据实施方式，能够提供能够提高差动信号的差动特性的半导体芯片以及半导体封装。

附图说明