[发明专利]一种电流切换式的D触发器及五分频电路

说明书

技术领域

本发明涉及一种电流切换式的D触发器及由该D触发器级联构成的具有50％占空比的高速宽分频范围的五分频电路，属于集成电路技术。

背景技术

采用D触发器实现的分频器，倘若分频比为偶数，那么自然可以得到50％占空比的分频输出，但如果是奇数分频，此时的分频输出并不是50％占空比。对于一个三分频的电路，它的占空比会是33％或者67％，对于一个五分频电路，它的占空比会是40％或者60％。在直接变频无线收发机中，采用相位相消的方法来消除镜像频率，若本振信号(LO)不是50％占空比，会显著降低收发机系统的镜像抑制性能，而且非50％占空比的本振信号更容易馈通到射频前端，影响LO-RF的隔离度。此外，对应用于模数转换器中的时钟，其占空比也有着严格的要求。因此，在能实现奇数分频的情况下，获得具有50％占空比的输出分频信号具有重要意义。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种电流切换式的D触发器及一种具有50％占空比的高速宽分频范围的五分频电路，解决现有的奇数分频电路中非50％占空比，传统D触发器工作频率低且分频范围窄的问题。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种电流切换式的D触发器，第一NMOS晶体管M1的源极接地，第一NMOS晶体管M1的栅极接偏置电压VB，第一NMOS晶体管M1的漏极连接第二NMOS晶体管M2的源极和第三NMOS晶体管M3的源极，第二NMOS晶体管M2的栅极接时钟控制信号CLK，第三NMOS晶体管M3的栅极接时钟控制信号CLKN，第二NMOS晶体管M2的漏极连接第四NMOS晶体管M4的源极和第五NMOS晶体管M5的源极，第三NMOS晶体管M3的漏极连接第六NMOS晶体管M6的源极和第七NMOS晶体管M7的源极，第四NMOS晶体管M4的栅极和第七NMOS晶体管M7的栅极接控制开关S，第五NMOS晶体管M5的栅极和第六NMOS晶体管M6的栅极接控制开关SN，第四NMOS晶体管M4的漏极和第六NMOS晶体管M6的漏极连接第八NMOS晶体管M8的源极和第九NMOS晶体管M9的源极，第五NMOS晶体管M5的漏极和第七NMOS晶体管M7的漏极连接第十NMOS晶体管M10的源极和第十一NMOS晶体管M11的源极，第八NMOS晶体管M8的栅极连接输入数据D，第九NMOS晶体管M9的栅极连接输入数据DN，第八NMOS晶体管M8的漏极、第十NMOS晶体管M10的漏极以及第十一NMOS晶体管M11的栅极连接输出端QN，第九NMOS晶体管M9的漏极、第十一NMOS晶体管M11的漏极以及第十NMOS晶体管M10的栅极连接输出端Q，第一电阻R1的一端接QN，第一电阻R1另一端接电源，第二电阻R2的一端接Q，第二电阻R2另一端接电源；

该D触发器的采样与保持功能由时钟信号CLK和控制开关S共同作用：当时钟信号CLK与控制开关S的异或(XOR)结果为高电平时，D触发器为保持(Hold，H)功能；当时钟信号CLK与控制开关S都为高电平或者低电平时，D触发器为采样(Sample，S)功能。D触发器采用源耦合逻辑的结构形式，能够工作在较高的时钟频率下，且具有较宽的工作频率范围。