[发明专利]半导体制造装置有效
申请号: | 201510100817.0 | 申请日: | 2015-03-06 |
公开(公告)号: | CN105428273B | 公开(公告)日: | 2018-07-10 |
发明(设计)人: | 深山真哉;尾山幸史;三浦正幸 | 申请(专利权)人: | 东芝存储器株式会社 |
主分类号: | H01L21/67 | 分类号: | H01L21/67 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 张世俊 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体芯片 凸块电极 夹头 半导体制造装置 被连接零件 夹头保持器 键合头 连接可靠性 连接电极 驱动机构 凸块连接 相对移动 抵接 荷重 凸部 吸附 载置 施加 移动 | ||
本发明的实施方式提供一种能够提高在上下两个面具有凸块电极的半导体芯片的凸块连接性及连接可靠性的半导体制造装置。实施方式的半导体制造装置(1)具备:键合头(2),其包括弹性体夹头(5)及夹头保持器(6),所述弹性体夹头(5)与在两个面设置着凸块电极(42、44)的半导体芯片(4)的一表面抵接并进行吸附,所述夹头保持器(6)保持弹性体夹头(5);平台(3),其载置被连接零件(7),所述被连接零件(7)具有与凸块电极(44)对应的被连接电极(72);及驱动机构,其使键合头(2)与平台(3)相对移动以使半导体芯片(4)移动到被连接零件(7)上,且对半导体芯片(4)施加荷重。弹性体夹头(5)及夹头保持器(6)中的至少一者的接触面在包含凸块电极(44)的形成区域的正上方的位置具备凸部(62)。
[相关申请]
本申请案享有以日本专利申请案2014-188528号(申请日:2014年9月17日)作为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。
技术领域
本发明的实施方式涉及一种半导体制造装置。
背景技术
为了实现半导体装置的小型化、高速化、高功能化等,实用化有在1个封装体内积层多个半导体芯片并进行密封的SiP(System in Package,系统级封装)结构的半导体装置。在SiP结构的半导体装置中,要求高速地收发半导体芯片间的电信号。在这种情况下,在半导体芯片间的电连接中使用微凸块。微凸块例如具有5~50μm左右的直径,且以10~100μm左右的间距形成。在利用微凸块连接多个半导体芯片间的情况下,在将设置在下段侧的半导体芯片的正面的凸块电极、与设置在上段侧的半导体芯片的背面的凸块电极进行位置对准后,一边进行加热,一边压接上下半导体芯片而将凸块电极彼此加以连接。
为了将半导体芯片多段地连接,存在还在上段侧的半导体芯片的表面设置着凸块电极的情况。在使用在上下两个面设置着凸块电极的半导体芯片实施凸块连接步骤的情况下,利用吸附夹头(collet)保持具有凸块电极的半导体芯片的表面侧并使其向下段侧的半导体芯片上移动,从而一边施加热及荷重,一边将凸块电极彼此加以连接。作为用于吸附的夹头,已知有刚体夹头及弹性体夹头。在利用刚体夹头吸附具有凸块电极的芯片表面的情况下,存在如下担忧:因凸状的凸块电极而在半导体芯片产生弯曲应力,从而在半导体芯片产生龟裂等。在利用弹性体夹头吸附具有凸块电极的芯片表面的情况下,可抑制弯曲应力的产生,但施加到凸块电极的荷重因弹性体夹头而分散。这成为降低凸块电极间的连接性及连接可靠性的主要原因。
发明内容
本发明要解决的课题在于,提供一种可抑制半导体芯片上产生的龟裂等,并且提高在上下两个面具有凸块电极的半导体芯片的凸块连接性及连接可靠性的半导体制造装置。
实施方式的半导体制造装置具备:键合头,其包括具有第一面及与第一面为相反侧的第二面的弹性体夹头、及夹头保持器,且对抵接在弹性体夹头的半导体芯片进行吸附,所述第一面与在芯片主体的一面侧设置着第一凸块电极、在芯片主体的另一面侧设置着第二凸块电极的半导体芯片的一面侧的表面抵接,所述夹头保持器具有与弹性体夹头的第二面相接的第一面且保持弹性体夹头;平台,其载置被连接零件,所述被连接零件具有以与第二凸块电极对应的方式设置的被连接电极;及驱动机构,其使键合头与平台相对移动,以便对被连接电极位置对准第二凸块电极,并且使半导体芯片移动到被连接零件上,且对移动到被连接零件上的半导体芯片施加荷重。弹性体夹头的第二面及夹头保持器的第一面中的至少一者在包含第二凸块电极的形成区域的正上方的位置具备凸部。
附图说明
图1(a)及(b)是表示第一实施方式的半导体制造装置、及使用其的电极间的连接步骤的剖视图。
图2是表示使用图1所示的半导体制造装置实施连接步骤的半导体芯片的电路面侧的表面的俯视图。
图3是表示图1所示的半导体制造装置中使用的弹性体夹头的与半导体芯片的抵接面的俯视图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社,未经东芝存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510100817.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种晶圆横向水平对准的方法
- 下一篇:半导体封装方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造