[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及浅沟槽隔离(STI)的制造方法，并且特别地，通过减少缺陷来改进STI的可靠性。

背景技术

通过热氧化二氧化硅衬底来形成浅沟槽隔离区以在硅衬底的表面上形成二氧化硅层。接着通过化学气相沉积(CVD)在二氧化硅层的顶部沉积氮化硅层。图案化氮化硅层并作为掩模用于将沟槽刻蚀进入硅衬底。然而，在硅层、氮化物层、抗蚀剂层或衬底的表面上固有存在的小颗粒可以阻碍刻蚀工艺和引起缺陷。

一种通常类型的缺陷是针状缺陷，其中，颗粒阻碍刻蚀工艺，然后这会在浅沟槽隔离区内部的阻挡区产生针状缺陷。也可能产生其它类型的缺陷，例如圆锥状或柱状缺陷。针状缺陷或其它缺陷可能引起在硅衬底和浅沟槽隔离区上的有源区之间的不想要的电击穿。这可能发生是因为针状缺陷顶部和有源区之间的距离与由浅沟槽隔离区的深度给出的所需要的隔离距离相比大大减小了。所减少的隔离距离在高压操作中尤其危险。

鉴于这些考虑，需要减少浅沟槽隔离区的制造步骤中的缺陷。

发明内容

根据本发明的一种制造半导体器件的方法包括：形成包括针状缺陷的沟槽，在包括针状缺陷的沟槽上沉积高密度等离子体氧化物，通过氧化物刻蚀除去针状缺陷上的部分高密度氧化物和线形氧化层，并且在施加氧化物刻蚀步骤之后，通过施加硅刻蚀来回刻蚀针状缺陷。

本发明的其它方面和优点在下面的具体描述中是显而易见的，与附图相结合，以示例的方式描述本发明的原理。

附图说明

图1A-1D描述了具有针状缺陷的沟槽的形成；

图2A-2F描述了减少浅沟槽隔离中缺陷的方法的第一实施例；

图3A-3F描述了减少浅沟槽隔离中缺陷的方法的第二实施例；

图4A-4E描述了减少浅沟槽隔离中缺陷的方法的第三实施例。

具体实施方式

可以理解的是这里一般性描述的实施例中的和附图中示出的元件可以各种不同的配置来布置和设计。因此，以下各种实施例的更具体的描述，以及图中的示出，并不是为了限制本申请的范围，而只是代表不同的实施例。当实施例的不同方面在图中示出时，除非特别指出，这些图不必是按比例绘制。

所描述的实施例在各方面中只是作为示例性的而不是限制。因此，本发明的范围由权利要求限定而不是通过这些详细说明表明。与权利要求相当的范围和含义内的所有的变化被包括在它们的范围中。

参考本说明书中的特征、优点、或类似的术语并非暗示由本发明可能实现的所有的特征和优点应该或者在任何单个的实施例中。而是，关于这些特征和优点的术语被认识是结合实施例描述的特征、优点或者特色被包含在至少一个实施例中。因此，贯穿说明书的特征和优点的讨论，以及类似的术语，可能但不是必须指相同的实施例。

另外，所描述的本发明的特征，优点和特色在一个或多个实施例中可能以任何合适的方式被组合。本领域技术人员将认识到，根据这里的描述，本发明可以在没有一个或多个具体的特征或特别的实施例的优点下实施。在其它情况中，另外的特征和优点可能在某些实施例中，而不是在本发明的所有实施例中出现。

参考本说明书中的特征、优点、或类似的术语意味着结合指定的实施例描述的特定的特征、结构、或特点被包括在至少一个实施例中。因此，说明书中的短语“在一个实施例中”、“在实施例中”和类似的术语可能，但不是必须的，涉及相同的实施例。

参考图1A-1D示出了半导体器件中的沟槽的制造方法。

在图1A中，在半导体衬底101，例如是硅衬底的表面上形成堆栈。堆栈包括在半导体衬底101表面上的二氧化硅层102和二氧化硅层102的顶部上的氮化硅层104。例如，二氧化硅层102通过热氧化半导体衬底101形成。然后，氮化硅层104通过化学气相沉积(CVD)或另一种沉积技术沉积到二氧化硅层102的顶部。

堆栈形成之后，抗蚀剂层106形成在氮化硅层104的顶部并在抗蚀剂层106中执行图形转移，如图1B所示。图案化工艺可以使用正抗蚀剂或负抗蚀剂利用任何适当的图案化技术执行，例如利用掩模的光刻技术。图案化定义了将要形成浅沟槽隔离的隔离区，以下将详细描述。

在图1C中，沟槽形成在由图案化的抗蚀剂定义的隔离区中。在一个实施例中，沟槽通过干法刻蚀使用抗蚀剂106和图案化的氮化硅层104作为掩模来刻蚀。干法刻蚀去除隔离区中的部分二氧化硅层102，和在隔离区中在半导体衬底101的顶表面中产生凹处。