[发明专利]薄膜晶体管及其制造方法在审
申请号: | 201510103481.3 | 申请日: | 2015-03-10 |
公开(公告)号: | CN104916701A | 公开(公告)日: | 2015-09-16 |
发明(设计)人: | 郑淳护 | 申请(专利权)人: | 郑淳护 |
主分类号: | H01L29/786 | 分类号: | H01L29/786;H01L29/10;H01L29/24;H01L21/336 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 刘锋 |
地址: | 中国台湾新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 薄膜晶体管 及其 制造 方法 | ||
技术领域
本发明涉及一种薄膜晶体管及其制造方法,特别是关于一种使用金属氧化物半导体的薄膜晶体管及其制造方法。
背景技术
图1为现有技术中的底闸极型(bottom gate)薄膜晶体管(thin film transistor,TFT)1的结构示意图,其具体结构如下:基板11上形成一层绝缘层12,之后在绝缘层12上面依次形成金属闸极13、闸极介电层14、通道层(active layer/channel layer)15、源极16与汲极17,并在源极16与汲极17的上形成保护层18。现有技术的薄膜晶体管1的结构,利用一信道层15作为载子由源极16往汲极17移动的区域,而薄膜晶体管1的特性主要是由通道层15所决定。例如,信道层15的材料、元素比例、氧空缺浓度、载子浓度等因素决定薄膜晶体管1的组件性能。
现有技术多以非晶硅(amorphous Si)以及多晶硅(poly Si)作为薄膜晶体管(thin film transistor,TFT)的通道层15,而广泛使用在液晶显示器(LCD,liquid crystal display)中,作为画素的开关(switch)以及液晶的电压源。然而,amorphous Si TFT的载子场效率迁移率(field effect mobility,μFE)大约为~1cm2/Vs,限制了高分辨率显示器的发展;而poly Si TFT不仅工艺复杂、热预算(thermal budget)高、均匀性低,无法满足未来显示发展趋势以软性(flexible)、透明为主轴的需求。因为与非晶硅(amorphous Si)TFT相比,氧化物半导体(oxide semiconductor)TFT具有较高的载子迁移率(~10cm2/Vs),并且与多晶硅(poly Si)TFT相比,氧化物半导体(oxide semiconductor)TFT具有低温工艺以及均匀的特性,因此氧化物半导体TFT迅速吸引各界的目光。
近期,通道层15的材料使用氧化锌(ZnO)、氧化铟镓锌(InGaZnO,IGZO)等氧化物半导体,取代原先通道层15使用的非晶硅或多晶硅。这是由于和硅基材料相比,氧化物半导体具有对可见光透明的特性,并可在低温工艺下(≦300℃),制作出高载子迁移率(~10cm2/Vs)且均匀性高的晶体管。低温工艺可使用于塑料(plastic)基板,有助于发展透明、软性显示器。然而,氧化物半导体TFT的载子迁移率和多晶硅TFT的载子迁移率(数十~数百)相比,仍有改善的空间。图6为现有薄膜晶体管1的汲极电流-闸极电压(ID-VG)特性图。其中,现有薄膜晶体管1的通道层15使用IGZO,而闸极介电层14使用氧化铪(HfO2)/氧化钛(TiO2),其场效率迁移率(field effect mobility,μFE)仅为3cm2/Vs。
为了进一步提升例如AMOLED(active-matrix organic light-emitted diode)显示器等应用的分辨率及反应速度、或内存及其他计算芯片等应用的指令周期,提高载子迁移率是必须的。
发明内容
本发明的目的在于提供一种高性能薄膜晶体管,及形成该薄膜晶体管的制造方法。该薄膜晶体管可改善现有薄膜晶体管的组件特性,使其具备高场效率迁移率(field effect mobility,FE)、低次临界摆幅(subthreshold swing,S.S.)、和低关闭电流,有助于开发新一世代低功率、高性能的薄膜晶体管组件。
按照本发明提供的薄膜晶体管,包含一基板、一双通道半导体层、一半导体保护层、一闸极、一闸极介电层、一源极、及一汲极。该双通道半导体层包含一第一半导体层及一第二半导体层。第一半导体层由一金属氧化物半导体材料制成,并形成于基板的上方。第二半导体层由该金属氧化物半导体材料掺杂一吸氧金属制成,并形成于第一半导体层上。半导体保护层形成于第二半导体层上。半导体保护层保护双通道半导体层并具有半导体特性。闸极形成于基板的上方。闸极介电层形成于闸极与双通道半导体层间。源极邻近双通道半导体层形成于基板上方,并与双通道半导体层电连接。汲极与源极分隔开,邻近双通道半导体层形成于基板上方并与双通道半导体层电连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于郑淳护,未经郑淳护许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510103481.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体装置及其制造方法
- 下一篇:超级结布局结构
- 同类专利
- 专利分类