[发明专利]具有改进的品质因数的电感器结构

权利要求书

1.一种电感器结构，其包括：

第一伸长分段，所述第一伸长分段平行于所述电感器结构的纵向轴线；以及

第二伸长分段，所述第二伸长分段耦合到所述第一伸长分段并且平行于所述纵向轴线，其中所述第一伸长分段以第一方向输送电流，并且其中所述第二伸长分段以不同于所述第一方向的第二方向输送所述电流。

2.根据权利要求1所述的电感器结构，其进一步包括：

第三伸长分段，所述第三伸长分段平行于所述纵向轴线并且以所述第一方向输送所述电流，其中所述第一、第二和第三伸长分段被串联耦合。

3.根据权利要求1所述的电感器结构，其中所述电感器结构具有外周，并且其中所述第一和第二伸长分段沿所述电感器结构的外周被形成。

4.根据权利要求1所述的电感器结构，其中所述电感器结构具有从由以下各项组成的一组形状中选择的形状：矩形、五边形、六边形和八边形。

5.根据权利要求1所述的电感器结构，其进一步包括：

第一端子，所述第一端子耦合到所述第一伸长分段；以及

第二端子，所述第二端子耦合到所述第二伸长分段。

6.根据权利要求1所述的电感器结构，其中所述第一伸长分段与所述第二伸长分段相隔小于15微米。

7.根据权利要求1所述的电感器结构，其中所述电感器结构被形成在半导体衬底上的介电堆叠中，其中所述第一伸长分段被形成在所述介电堆叠中的第一金属布线层中，并且其中所述第二伸长分段被形成在所述介电堆叠中的不同于所述第一金属布线层的第二金属布线层中。

8.根据权利要求1所述的电感器结构，其中所述电感器结构被形成在半导体衬底上的介电堆叠中，并且其中所述第一和第二伸长分段被形成在所述介电堆叠中的公共金属布线层中。

9.根据权利要求1所述的电感器结构，其进一步包括：

第三分段，所述第三分段具有耦合到所述第一伸长分段的第一端以及耦合到所述第二伸长分段的第二端，其中所述电流通过所述第三分段从所述第一伸长分段输送到所述第二伸长分段。

10.根据权利要求9所述的电感器结构，其中所述第三分段实质上比所述第一和第二伸长分段短。

11.根据权利要求1所述的电感器结构，其中所述第一和第二伸长分段被形成在电阻率小于每厘米10欧姆的衬底上方。

12.一种集成电路，其包括：

衬底；

形成在所述衬底上的互连堆叠；以及

形成在所述互连堆叠中的电感器，其中所述电感器包括：

第一伸长构件，所述第一伸长构件以第一方向输送电流；以及

第二伸长构件，所述第二伸长构件以与所述第一方向相反的第二方向输送所述电流。

13.根据权利要求12所述的集成电路，其中所述衬底的电阻率小于每厘米10欧姆。

14.根据权利要求12所述的集成电路，其中所述电感器具有大于9的品质因数值。

15.根据权利要求12所述的集成电路，其中所述电感器具有从由以下各项组成的一组形状中选择的形状：矩形、U形、多匝U形和双U形。

16.根据权利要求12所述的集成电路，其中所述电感器形成从由以下各项组成的一组电路中选择的电路的一部分：电感电容谐振电路即LC谐振电路、电压控制震荡器电路即VCO电路、滤波器电路、放大器电路和分频器电路。

17.根据权利要求12所述的集成电路，其进一步包括：

金属屏蔽层，所述金属屏蔽层被形成在邻近所述第一和第二伸长分段的互连堆叠层中，其中所述金属屏蔽层减少所述第一伸长分段与所述第二伸长分段之间的串扰信号。

18.一种制造集成电路的方法，其中所述集成电路具有衬底以及在所述衬底上的介电堆叠，所述方法包括：

在所述介电堆叠中形成第一伸长分段；以及

在所述介电堆叠中形成第二伸长分段，其中所述第一和第二伸长分段形成电感器的一部分，并且其中所述第一和第二伸长分段以相反的方向输送电流。