[发明专利]具有改进的品质因数的电感器结构

说明书

本申请要求于2014年3月11日提交的编号14/204,617的美国专利申请的优先权，其全部内容通过引用结合在此。

背景技术

收发器电路一般设计为传送并接收高速信号。为了使得能够高速传输，收发器电路可包括高频低噪电压控制振荡器(VCO)电路。虽然VCO电路设计能够支持高速传输，但是其一般被限制在10千兆赫(GHz)。这种限制的原因之一在于在VCO电路里的环形振荡器(RO)电路有差的相位噪声性能。

另一种类型的VCO电路设计是电感电容VCO(LC-VCO)电路。LC-VCO电路使得数据传输速度大于10GHz。而且，它一般具有低相噪特性。然而，LC-VCO电路内的LC谐振一般包括低品质因数(即Q因数)电感器。例如，LC谐振的品质因数在16GHz可能小于25。

当电流通过电感器结构传输时，由于在半导体衬底引起较大的涡电流，电感器结构可呈现低Q因数。有多种方式来减少涡电流，例如，在衬底和金属层之间形成模式接地屏蔽(PGS)，其中电感器结构形成在金属层。该PGS结构可以有助于减少在形成衬底上的涡电流。但是，该PGS结构可能不是减少涡电流的功率损耗的一种有效方式。事实上，涡电流可能生成在PGS结构上而不是衬底上。

发明内容

在此描述的实施例包括高Q因数电感器结构和制造该电感器结构的方法。应当认识到，可以用多种方式实现这些实施例，例如，过程、装置、系统、设备或方法。以下描述了若干实施例。

在一个实施例中，提供了一种电感器结构。该电感器结构包括第一伸长分段和第二伸长分段。该第一伸长分段平行于该电感器结构的纵向轴线。该第二伸长分段也平行于该纵向轴线。该第一伸长分段以第一方向输送电流，并且该第二伸长分段以不同于该第一方向的第二方向输送该电流。

在另一个实施例中，描述了一种集成电路。该集成电路包括衬底、互连堆叠和电感器。该互连堆叠被形成在该衬底上。该电感器被形成在该互连堆叠中。该电感器包括第一伸长构件和第二伸长构件。该第一伸长构件以第一方向输送一个电流。该第二伸长构件以与该第一方向相反的第二方向输送该电流。

可替代地，描述了一种用于制造集成电路的方法，其中该集成电路具有衬底以及在该衬底上的介电堆叠。该方法包括在该介电堆叠中形成第一伸长分段。然后，在该介电堆叠中形成第二伸长分段。该第一和第二伸长分段形成电感器的一部分，并且该第一和第二伸长分段在相反方向上输送多个电流。

从附图和以下对优选实施例的详细描述中，本发明的进一步特征的性质和各种优点将更明显。

附图说明

图1是根据本发明的一个实施例的说明性的电感电容电压控制振荡器(LCVCO)电路。

图2示出了根据本发明的一个实施例的包括形成在一个金属层中的电感器结构的集成电路的截面图。

图3示出了根据本发明的一个实施例的具有形成在两个金属层中的电感器结构的集成电路的截面图。

图4示出了根据本发明的一个实施例的矩形电感器结构的顶视图。

图5示出了根据本发明的一个实施例的U形电感器结构的顶视图。

图6示出了根据本发明的一个实施例的两匝U形电感器结构的顶视图。

图7示出了根据本发明的一个实施例的双U形电感器结构的顶视图。

图8示出了根据本发明的一个实施例的制造电感器结构的方法的流程图。

具体实施方式

以下实施例描述了高Q因数电感器结构和制造该电感器结构的方法。对于本领域技术人员，可以在不具有部分或全部的这些具体细节的情况下实践这些例示性实施例是显而易见的。在其他实例中，以免不必要地混淆这些实施例，并未详细描述众所周知的操作。

在本说明书中，当提到元件“连接”或“耦合”到另一个元件，该元件可直接连接或耦合到该另一个元件或电连接或耦合到该另一个元件，已经有另一个元件插入到这两个元件之间。

图1是意味着说明性的并且不进行限制的展示了根据本发明的一个实施例的一个电感电容电压控制振荡器(LCVCO)电路。LCVCO电路100可包括两个P沟道金属氧化物半导体(PMOS)晶体管130、140，两个n沟道金属氧化物半导体(NMOS)晶体管110、120以及电感电容(LC)谐振180。LC谐振180包括电容器160、170和电感器150。在一个实施例中，电感器150可具有与图4-7各自的电感器结构400、500、600或700相似的物理电感器结构。