[发明专利]一种功率MOSFET

说明书

技术领域

本发明涉及半导体领域，尤其涉及一种功率MOSFET。

背景技术

在功率半导体领域内，以垂直双扩散工艺形成的纵向金属-氧化层半导体场效晶体管(简称MOSFET)称为VDMOSFET，简称VDMOS。因其具有开关速度快、输入阻抗高、频率特性好等特点，得到了广泛的应用。对于传统的VDMOS，一般通过增大外延层厚度和降低外延层掺杂浓度的方式提高击穿电压。然而，随着击穿电压的增加，这种方式会使外延层电阻显著的提高，研究表明导通电阻与击穿电压之间存在一个极限——称之为“硅限”，使得导通电阻无法再降低。很多器件设计方法突破了这一极限，如绝缘栅双极型晶体管(简称IGBT)器件是通过在外延层内注入少子的方法降低通态电阻的。而另一类技术利用的电荷平衡的原理，通过在外延层内引入横向电场，使纵向电场的分布由三角形转化为梯形分布，弱化击穿电压与掺杂浓度的依赖关系来降低导通电阻的。目前常用的两种引入横向电场的技术包括电荷平衡绝缘栅场效应晶体管(简称CC-MOSFET)与超结场效应晶体管(简称SJ-MOSFET)。

CC-MOSFET是由B.Jayant Baliga在1995年提出的，通过在外延层内加入贯穿整个漂移区的源极场板或栅极场板，使器件处于阻断状态时，空间电荷区内电荷全部由该场板平衡，从而实现将纵向电场转化为梯形分布的目的。由于该结构能与槽栅工艺很好的融合，因此，这种器件结构广泛应用于中低压功率沟槽绝缘栅场效应晶体管(简称Trench MOSFET)的设计当中。

然而，由于贯穿漂移区的场板通常为源电极或栅电极，该结构用于高压结构设计中有两点明显的缺陷。这是由于漂移区内电势是随着纵向位置的变化而改变的。这一方面造成不同纵向位置上漂移区与场板间的电势差都是变化的，很难实现完全的电荷平衡，随着击穿电压的增高这种不平衡将使纵向电场严重偏离梯形分布，使该结构对导通电阻的改善并不明显。另一方面，场板靠近漏极处介质层承受了整个源漏电压，为保证该介质层不会提前击穿，其厚度将随着器件击穿电压的提高而变得越来越厚。这会造成其元胞密度无法像低压器件那样做的很大，同样会影响导通电阻的降低。

SJ-MOSFET是通过在漂移区内交替的PN结构来实现电荷平衡的，当器件处于阻断状态时，P区与N区电荷完全平衡，从而实现纵向电场转化为梯形分布的目的。随着纵向位置的变化，P区和N区间的电势差基本稳定，因此理论上SJ-MOSFET不存在随着击穿电压提高元胞宽度增大的现象。

然而，SJ-MOSFET是通过多次外延或刻槽回填的方式制作的，其深宽比越高工艺难度越大，这制约了元胞密度的降低，影响导通电阻的进一步改善。

因此，需要一种既能够降低导通电阻，又能够克服上述CC-MOSFET与SJ-MOSFET的缺点的功率MOSFET。

发明内容

本发明旨在解决上面描述的问题。本发明的目的是提供一种功率MOSFET，其兼具了CC-MOSFET与SJ-MOSFET的优点。

根据本发明的一个方面，提供了一种功率MOSFET，所述功率MOSFET包括：

衬底；

外延层，所述外延层覆盖所述衬底；

源掺杂区，所述源掺杂区位于所述外延层内；

阱区，所述阱区位于所述外延层内且位于所述源掺杂区下方；

多晶源极，所述多晶源极被所述外延层包围且位于芯片表面下方；

多个浮空电极，所述浮空电极被所述外延层包围且位于所述多晶源极下方；

电容介质层，所述电容介质层位于所述浮空电极之间，所述浮空电极与所述多晶源极之间，以及位于最下方的所述浮空电极与所述外延层之间；以及

侧壁介质层，所述侧壁介质层位于所述外延层与所述多晶源极之间，以及所述外延层与所述浮空电极之间。

其中，所述浮空电极的长度为0.5um～8um，宽度为0.5um～2um。

其中，所述浮空电极的个数是1-20。

其中，多个所述浮空电极的长度相同。

其中，所述电容介质层的厚度是10nm～500nm，且所述电容介质层的材料是SiO₂或Si₃N₄。

其中，所述侧壁介质层的厚度是100nm～800nm，且所述侧壁介质层的材料是SiO₂或Si₃N₄。

其中，所述功率MOSFET还包括：

穿过所述源掺杂区，并深入所述阱区内部的源接触孔；