[发明专利]半导体集成电路器件及其制作方法

权利要求书

1.一种半导体集成电路器件，包括多个DRAM单元，每个DRAM单元包括彼此串联耦合的选择MISFET和电容元件，

所述器件包括：

半导体衬底，

第一绝缘体膜，所述第一绝缘体膜形成在所述半导体衬底的主表面上方，并且具有包括侧壁和底表面的电容器形成沟槽，

下电极，所述下电极沿着所述电容器形成沟槽中包括的所述侧壁和所述底表面/在所述电容器形成沟槽中包括的所述侧壁和所述底表面上方形成，

电容绝缘体膜，所述电容绝缘体膜形成在所述下电极上方以覆盖所述下电极，

第一上电极，所述第一上电极形成在所述电容绝缘体膜上方以覆盖所述电容绝缘体膜，

第二上电极，所述第二上电极形成在所述第一上电极上方以覆盖所述第一上电极，

第三上电极，所述第三上电极形成在所述第二上电极上方以覆盖所述第二上电极，并且具有比所述第一上电极小的电阻并且被允许包含杂质，

其中，所述电容元件被构造成包括所述下电极、所述电容绝缘体膜和上电极，所述上电极包括所述第一上电极、所述第二上电极和所述第三上电极，并且

其中，所述第二上电极是用于防止所述第三上电极中包含的可能的杂质扩散到所述电容绝缘体膜中的阻挡层。

2.根据权利要求1所述的半导体集成电路器件，

其中，所述第二上电极的膜密度大于所述第一上电极。

3.根据权利要求2所述的半导体集成电路器件，

其中，所述第二上电极的膜厚度小于所述第一上电极。

4.根据权利要求1所述的半导体集成电路器件，

其中，所述第二上电极是不具有开口的膜。

5.根据权利要求1所述的半导体集成电路器件，

其中，所述第三上电极包括钨膜。

6.根据权利要求5所述的半导体集成电路器件，

其中，所述第三上电极的电阻小于所述第二上电极。

7.根据权利要求1所述的半导体集成电路器件，

其中，在所述电容器形成沟槽内，沿着所述侧壁和所述底表面/在所述侧壁和所述底表面上方，依次布置所述下电极、所述电容绝缘体膜、所述第一上电极、所述第二上电极和所述第三上电极。

8.根据权利要求1所述的半导体集成电路器件，其中

所述第二上电极包括具有预定密度(X)和预定膜厚度(Y)的氮化钛膜，并且

其中，所述氮化钛膜满足下面的关系表达式：

Y≥16.1e^-0.36X。

9.根据权利要求1所述的半导体集成电路器件，

其中，所述电容绝缘体膜是从包括氧化锆膜、氧化铪膜和氧化钽膜的组中选择的一种。

10.根据权利要求9所述的半导体集成电路器件，

其中，所述下电极是从包括氮化钛膜、钛膜和钨膜的组中选择的一种。

11.根据权利要求9所述的半导体集成电路器件，

其中，所述第一上电极包括从包括氮化钛、钛、铂、铱和钌的组中选择的至少一种。

12.一种制作半导体集成电路器件的方法，包括以下步骤：

(a)在半导体衬底的主表面上方，形成具有包括侧壁和底表面的电容器形成沟槽的第一绝缘体膜；

(b)沿着所述电容器形成沟槽的所述侧壁和所述底表面/在所述电容器形成沟槽的侧壁和底表面上方，形成下电极；

(c)在所述下电极上方形成电容绝缘体膜以覆盖所述下电极；

(d)在所述电容绝缘体膜上方形成第一上电极以覆盖所述电容绝缘体膜；

(e)在所述第一上电极上方形成第二上电极以覆盖所述第一上电极；以及

(f)在所述第二上电极上方形成可包含杂质的第三上电极以覆盖所述第二上电极；

所述半导体集成电路器件包括电容元件，所述电容元件包括所述下电极、所述电容绝缘体膜、所述第一上电极、所述第二上电极和所述第三上电极，并且

所述第二上电极是用于防止所述第三上电极中包含的可能的杂质扩散到所述电容绝缘体膜中的阻挡膜。

13.根据权利要求12所述的制作半导体集成电路器件的方法，

其中，所述第二上电极的膜密度大于所述第一上电极。