[发明专利]一种迟滞电路及其工作方法

说明书

本发明实施例提供一种迟滞电路，所述迟滞电路包括第一输入电压V_ref，第二输入电压V_in，所述迟滞电路还包括：第一开关电压Vo、第二开关电压Vob、第一电阻R1，第二电阻R2、输入对管和开关管；所述第一输入电压V_ref和第二输入电压V_in通过输入对管接入第一电阻R1，第二电阻R2；所述开关管的两端分别与所述第二电阻R2的两端进行连接；所述第一开关电压Vo、第二开关电压Vob连接开关管的栅极。本发明实施例还提供一种迟滞电路的工作方法。

技术领域

本发明涉及模拟集成电路领域，尤其涉及一种迟滞电路及其工作方法。

背景技术

本申请发明人在实现本申请实施例技术方案的过程中，至少发现相关技术中存在如下技术问题：

在实际应用中，工艺角的问题，温度的变化，电阻值的变化都会对比较器产生影响，使得比较器工作在噪声环境中，如果比较器足够快且噪声的幅度足够大的话，输出端也会存在噪声。因此我们需要一种带迟滞的比较器，且迟滞范围稳定可调，不受外界温度等因素的干扰。

目前比较常用的形成迟滞的电路设计包括：一种是在比较器外部采用正反馈的方式形成迟滞，一种是比较器内部采用正反馈的方式来形成迟滞，还有一种是比较器通过改变输入端的基准电压来形成迟滞。其中，但是第一种比较器对增益的要求很高，应用范围有限。第二中是比较器的迟滞宽度不能灵活调节。第三种比较器需要产生两个基准，电路成本大，且基准电压一旦设置好不能随意改变，迟滞不灵活。

因此，有必要提出一种改进的迟滞电路来克服上述问题。

发明内容

有鉴于此，本发明的主要目的在于提供一种迟滞电路及其工作方法，能够产生高精度的迟滞量，且迟滞量不受工艺温度等因素的影响。

为达到上述目的，本发明实施例的技术方案是这样实现的：

本发明实施例提供了一种迟滞电路，所述迟滞电路包括第一输入电压Vref，第二输入电压V_in，所述迟滞电路还包括：第一开关电压Vo、第二开关电压Vob、第一电阻R1，第二电阻R2、输入对管和开关管；

所述第一输入电压V_ref和第二输入电压V_in通过输入对管接入第一电阻R1，第二电阻R2；

所述开关管的两端分别与所述第二电阻R2的两端进行连接；

所述第一开关电压Vo、第二开关电压Vob连接所述开关管的栅极。

上述方案中，所述输入对管由第四PMOS晶体管mp4和第五PMOS晶体管mp5构成，所述第一输入电压V_ref通过第四PMOS晶体管mp4接入第一电阻R1，所述第二输入电压V_in通过第五PMOS晶体管mp5接入第二电阻R2。

上述方案中，所述第四PMOS晶体管mp4的漏极连接第一负载，所述第五PMOS晶体管mp5的漏极连接至第二负载；其中，所述第一负载与所述第二负载构成电流镜。

上述方案中，所述开关管由第六PMOS晶体管mp6和第三NMOS晶体管mn3构成。

上述方案中，所述第六PMOS晶体管mp6的源极和所述第三NMOS晶体管mn3的漏极连接至所述第二电阻R2与所述第一电阻R1连接的一端，所述第六PMOS晶体管mp6的漏极和所述第三NMOS晶体管mn3的源极连接至所述第二电阻R2的另一端。

本发明实施例提供了一种迟滞电路的工作方法，所述工作方法应用于权利要求1至5中任一项权利要求所述的迟滞电路，所述工作方法包括：所述第一输入电压V_ref和第二输入电压V_in通过输入对管接入第一电阻R1，第二电阻R2；