[发明专利]一种3D内存芯片

权利要求书

1.一种3D内存芯片，其特征在于，包括

N个层叠的MRAM芯片，N为正整数；

M个层叠的DRAM芯片，M为非负整数；

其中，所述MRAM芯片和所述DRAM芯片沿同一方向层叠设置；所述MRAM芯片和所述DRAM芯片均采用DDR DRAM接口标准；所有所述MRAM芯片和所有所述DRAM芯片中相同的引线管脚通过过硅通孔电连接至同一个封装引脚；

当M+N大于2^X-1且小于或等于2^X，X为正整数时，每个所述MRAM芯片和每个所述DRAM芯片内均设有X位地址标识，所述地址标识的每一位采用1或0表示，并且所有所述MRAM芯片和所有所述DRAM芯片的地址标识均各不相同；所述地址标识通过eFuse技术进行配置。

2.如权利要求1所述的3D内存芯片，其特征在于，所述N个层叠的MRAM芯片的位置较所述M个层叠的DRAM芯片的位置更远离所述封装引脚。

3.如权利要求1所述的3D内存芯片，其特征在于，每个所述MRAM芯片和每个所述DRAM芯片内均包括逻辑电路，所述逻辑电路用于将所述地址标识与其所在的芯片接收到的同样采用1或0表示的X位选通地址信号进行比较，当两者相同时，表示所述逻辑电路所在的芯片被选中。

4.如权利要求3所述的3D内存芯片，其特征在于，当X为奇数时，所述选通地址信号通过(X+1)/2根信号线进行传输；当X为偶数时，所述选通地址信号通过X/2根信号线进行传输。

5.如权利要求3所述的3D内存芯片，其特征在于，当片选信号被激活时，各所述MRAM芯片和各所述DRAM芯片接收所述选通地址信号。

6.如权利要求5所述的3D内存芯片，其特征在于，所述3D内存芯片通过DDR接口直接与CPU连接，所述选通地址信号和所述片选信号由所述CPU发出。

7.一种使用如权利要求1-6任一所述3D内存芯片的3D芯片，其特征在于，所述3D芯片是使用所述3D内存芯片与主控芯片层叠，此时所述3D芯片通过过硅通孔与所述主控芯片实现接口连接，并且从所述主控芯片引出封装引脚。