[发明专利]防篡改熔丝设计

说明书

本申请是2010年12月08日提交的，申请号为201080051434.4的同名专利申请的分案申请。

技术领域

本发明的实施例可以涉及集成电路熔丝领域，并且更具体地，涉及防篡改熔丝设计。

背景技术

例如微处理器这样的集成电路器件可以包含例如存储在被编程的熔丝中的诸如加密密钥或制造商代码这样的敏感信息。然而，传统熔丝阵列的问题是熔断和未熔断熔丝之间的电压对比会被具有恶意动机的黑客或伪造者检测到。

附图说明

结合附图阅读，本发明的实施例可从下文中对布置、示例性实施例和权利要求的详细描述而变得显而易见。虽然前面和后面所写和所说明的公开聚焦于公开本发明的布置和示例性实施例，但是应当清楚地理解，其仅是说明和示例的方式，而且本发明的实施例并不局限于此。

下面是附图的简要描述，其中类似的参考标号用于表示类似的元件，其中：

图1是根据本发明一个示例性实施例的适用于实施防篡改熔丝设计的示例性电子设备的框图；

图2是根据本发明一个示例性实施例的适用于实施防篡改熔丝设计的示例性微处理器的框图；

图3是根据本发明一个示例性实施例的示例性防篡改熔丝设计的框图；以及

图4是根据本发明一个示例性实施例的示例性防篡改熔丝设计的框图。

具体实施方式

在下面的描述中，出于解释的目的，阐述了许多特定的细节以便提供对本发明的透彻理解。然而，对本领域技术人员而言显而易见的是，可以在没有这些具体细节的情况下实践本发明的实施例。在其他实例中，为了避免模糊本发明，以框图的方式示出结构和装置。

贯穿本说明书所提及的“一个实施例”或“实施例”意味着结合该实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，整个说明书中不同地方出现的短语“在一个实施例中”或“在实施例中”并不是一定都指代同一实施例。另外，特定的特征、结构或特性可以以任何适当的方式被组合在一个或多个实施例中。

图1是根据本发明一个示例性实施例的适用于实施防篡改熔丝设计的示例性电子设备的框图。电子设备100意欲表示广泛的各种传统和非传统电子设备、膝上型计算机、蜂窝电话、无线通信用户单元、个人数字助理中的任意一者或将得益于本发明的教导的任何电子设备。根据所示的示例性实施例，电子设备100可以包括如图1所示那样耦合的微处理器102、存储控制器104、系统存储器106、输入/输出控制器108、网络控制器110和输入/输出装置112中的一者或多者。

微处理器102可以表示广泛种类的控制逻辑，包括但不限于微处理器、可编程逻辑器件(PLD)、可编程逻辑阵列(PLA)、专用集成电路(ASIC)、微控制器等中的一者或多者，但是本发明并不限于这一点。在一个实施例中，微处理器102是兼容处理器。微处理器102可以具有包括多个机器级指令的指令集，该机器级指令可以例如由应用程序或操作系统调用。微处理器102可以包括如图2中更详细描述的元件。

存储控制器104可以表示将系统存储器106与电子设备100的其他部件相接口的任意类型的芯片组或控制逻辑。在一个实施例中，通信地将微处理器102和存储控制器104相耦合的链路可以是诸如快速通道互联之类的高速/高频串行链路。在另一实施例中，可将存储控制器104与微处理器102一起合并到集成封装中。

系统存储器106可以表示用于存储已由或将由微处理器102使用的数据和指令的任意类型的存储装置。典型地，虽然本发明并不局限于这一点，但是系统存储器106将包括动态随机存取存储器(DRAM)。在一个实施例中，系统存储器106可以包括存储器总线DRAM(RDRAM)。在另一实施例中，系统存储器106可以包括双数据速率同步DRAM(DDRSDRAM)。

输入/输出(I/O)控制器108可以表示将I/O装置112与电子设备100的其他部件相接口的任意类型的芯片组或控制逻辑。在一个实施例中，I/O控制器108可被称为南桥。在另一实施例中，I/O控制器108可以遵守PCI专门兴趣小组于2003年4月15日发布的快速外围部件互连(PCI)^TM基本规范的修订本1.0a和/或其他修订本。