[发明专利]半导体器件制造方法

说明书

本公开提供了一种制造半导体器件的方法。该方法可以包括：在半导体层上生长晶体牺牲栅层；对牺牲栅层进行构图，以形成牺牲栅；在牺牲栅的侧壁上形成栅侧墙；选择性去除栅侧墙内侧的牺牲栅，在栅侧墙内侧形成孔；以及在孔中填充栅介质层和栅导体层，形成栅堆叠。

技术领域

本申请涉及半导体领域，更具体地，涉及一种制造半导体器件的方法。

背景技术

随着大规模集成电路的晶体管特征尺寸的不断缩小，高K栅介质/金属栅结构逐渐替代传统的二氧化硅/多晶硅栅结构。与高K栅介质/金属栅结构相适应，后栅(gate last)工艺正变得流行。

发明内容

本公开的目的至少部分地在于提供一种制造半导体器件的方法。

根据本公开的一个方面，提供了一种制造半导体器件的方法，包括：在半导体层上生长晶体牺牲栅层；对牺牲栅层进行构图，以形成牺牲栅；在牺牲栅的侧壁上形成栅侧墙；选择性去除栅侧墙内侧的牺牲栅，在栅侧墙内侧形成孔；以及在孔中填充栅介质层和栅导体层，形成栅堆叠。。

根据本公开的实施例，利用晶体材料来形成牺牲栅结构，从而可以大大改善由晶体材料构图得到的(牺牲)栅结构(例如，栅极线)的边缘粗糙度。

本公开的技术可以适用于鳍式场效应晶体管(FinFET)。根据本公开的一些实施例，当在绝缘体上半导体(SOI)衬底上形成FinFET时，可以在鳍之间留有一定厚度的SOI层，以改善对鳍的支撑。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1(a)-1(e)是示出了根据本公开实施例的制造半导体器件的流程中多个阶段的示意截面图；

图2(a)-6(c)是示出了根据本公开另一实施例的制造半导体器件的流程中多个阶段的示意截面图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

根据本公开的实施例，代替常规的牺牲栅结构(例如，氧化物/多晶硅叠层)，利用晶体材料(例如，晶体半导体材料)形成牺牲层。由于晶体材料的结构特性(具体地，结构具有规则性，例如，具有晶格)，所以其在刻蚀时可以导致改善的边缘粗糙度。

在牺牲栅层所设于的半导体层(例如，衬底)与牺牲栅层之间，可以设置刻蚀停止层。在对牺牲栅层进行刻蚀时，刻蚀可以停止于该停止层，从而有效地控制牺牲栅结构的形成。该停止层也可以是晶体材料的。这样，停止层可以通过晶体生长方式(例如，外延生长)而形成于半导体层上，且牺牲栅层也可以通过晶体生长方式(例如，外延生长)而形成于停止层上。