[发明专利]用于形成互连的方法

说明书

包括沟槽(110)和(186)和过孔(202)的导电互连是通过在工件之上施加介电膜堆叠(120)，且之后在膜堆叠之上施加光刻胶(140)而形成在工件(100)中。沟槽(142)在光刻胶中被图案化，其中所述沟槽处于彼此端对端设置的区段中。区段在将要安置过孔(202)的位置处彼此纵向地间隔开。沟槽被蚀刻到介电膜堆叠中，且随后用导电材料填充以形成金属线段(186)。过孔(192)在分离纵向相关的线(186)的相邻端的间隙中被图案化。图案化的过孔被蚀刻且然后用导电材料填充，其中相邻线段(186)的端部用于在沿着沟槽长度的方向上准确地定位过孔。

相关申请的交叉引用

本申请要求享有于2014年4月2日提交的美国临时申请第61/974332号的权益，在此通过引用将所述申请的公开内容明确结合在本申请中。

技术领域

本公开内容的实施方式涉及半导体晶片处理领域，且更具体而言，涉及用于制造作为集成电路的一部分的镶嵌金属互连结构的技术，在所述集成电路中，低介电常数介电层被用于层间电介质(inter-level dielectric)。

背景技术

集成电路是形成在半导体材料和在覆盖在半导体材料的表面上的介电材料内的装置的互连整体。可形成在半导体内的装置包括MOS晶体管、双极晶体管、二极管和扩散电阻器。可形成在电介质内的装置包括布线层、薄膜电阻器、电感器和电容器。装置是通过电介质内形成的导体路径互连。通常，两个或两个以上层级(level)的布线被用作互连，所述布线具有通过含有连接过孔(via)的介电层分隔的连续层级。在当前实践中，铜和基于无机氧化硅的电介质通常被分别用于导体和介电材料。

在半导体晶片上的装置制造中，通常的做法是在基板上方制造多个层级的导电金属层。随着装置尺寸缩到深亚微米(deep sub-micron)设计规则，多个金属化层被使用以适应更高密度。同样地，互连结构的尺寸持续缩小以适应更小尺寸。

已使用镶嵌金属化方法来构建镶嵌金属结构，特别是当利用铜互连金属化时。在单镶嵌方法中，过孔电介质被沉积并蚀刻，随后将所述过孔电介质以金属(阻挡层和导体)填充并使用化学机械抛光(CMP)技术平坦化。沟槽电介质随后被沉积和图案化以允许沉积沟槽金属化，随后再次进行平坦化。在双镶嵌集成方案中，在完整的电介质堆叠中形成过孔和沟槽结构，随后金属被同时沉积在两个结构中。

双镶嵌工艺通过减少形成给定金属化层级的过孔和沟槽所需的工艺步骤，在工艺简化方面提供了优势。在金属互连形成之前，用于金属化层级布线的开口和将布线连接至下金属化层级的底层(underlying)过孔顺序地形成。工序提供平版印刷术(lithography)的优点且允许改进的临界尺寸控制。随后，过孔和沟槽两者可同时利用相同的金属填充步骤被填充和被平坦化，从而减少所需处理步骤的数目。

对于若干代技术，用于互连金属化的典型集成方法一直为双镶嵌方法，在所述双镶嵌方法中，沟槽和过孔被镶嵌在介电膜堆叠中，由金属填充，且使用CMP平坦化以形成镶嵌金属互连(例如，参见Zhao等人的美国专利第6,100,184号)。双镶嵌图案化方案可基于首先蚀刻哪种图案被分类为“过孔优先”或“沟槽优先”。方法已经有“过孔对于沟槽——过孔优先(trench over via–via first)”集成(例如参见2001年R.H.Havemann和J.A.Hutchby的Proceedings of the IEEE第89卷第5期的第586页至第601页和其中的参考文献)和“金属硬掩模——沟槽优先”集成(例如参见2008年J.Kriz等人的MicroelectronicEngineering(微电子工程)第85卷第10期的第2128页至第2132页和其中的参考文献；且还参见2010年K.Hamioud等人的Microelectronic Engineering(微电子工程)第87卷第3期的第316页至第320页和其中的参考文献)。