[发明专利]基于FPGA的动态可重构嵌入式数据协处理平台及采用该平台实现的数据处理方法

说明书

技术领域

本发明涉及基于FPGA的动态可重构嵌入式数据协处理平台及采用该平台实现的数据处理方法。属于嵌入式领域。

背景技术

尽管处理器的性能随着技术的发展而得到不断提升，但由于体积、功耗等方面的要求和限制，嵌入式处理器的性能还无法做到与台式计算机相当，在处理计算密集型任务(如：加解密、图形图像压缩)时依然显得力不从心。对于频繁执行此类任务的嵌入式系统，常见的解决方法是在系统中增加相应功能的专用芯片。然而，专用芯片的功能相对固定，通常只支持单一的特定任务；而且增加专用芯片必须在嵌入式系统设计阶段完成，一旦设计完成便无法更改。也就是说，要处理多种不同的计算任务需要在设计阶段分别增加多个特定的专用芯片，而对于已经设计好的嵌入式系统无法变更或增加对计算任务的支持、只能重新设计。由于这些通用性和扩展性上的明显缺点，传统的解决方法只能应用于计算密集型任务种类较少、且任务在设计阶段已经完全确定的嵌入式系统之中。

发明内容

本发明是为了解决现有的常见的具有硬件加速功能的嵌入式系统无法通过硬件加速处理新增的计算密集型任务，具有通用性差和扩展性差问题。现提供基于FPGA的动态可重构嵌入式数据协处理平台及采用该平台实现的数据处理方法。

基于FPGA的动态可重构嵌入式数据协处理平台，它包括FPGA处理单元、配置控制单元、主处理单元和存储单元，

存储单元用于存储n个FPGA内核配置文件，n为正整数，

主处理单元用于根据当前的热点计算任务从存储单元中选择对应的FPGA内核配置文件，并将该FPGA内核配置文件发送给配置控制单元，然后取回配置FPGA的结果；

主处理单元还用于在接收到配置控制单元发送的中断信号的时候，根据相应的配置结果中与协处理器内核相匹配的数据收发进程将待处理的数据发送给FPGA处理单元、然后接收FPGA处理单元的处理结果，完成热点计算任务；

FPGA处理单元用于接收配置控制单元发送的FPGA内核配置文件，并接收配置控制单元的时序进行内核配置，生成配置结果，重构为相应的协处理器，然后接收主处理单元发送的待处理数据，对数据进行处理，将处理结果返回给主处理单元，

配置控制单元用于根据接收的FPGA内核文件控制FPGA处理单元进行配置，由FPGA处理单元生成配置结果，然后检测到配置结果后，发送中断信号给主处理单元。

基于FPGA的动态可重构嵌入式数据协处理平台实现的数据处理方法，它包括以下步骤：

步骤一、当主处理单元中计算热点发生变化时，根据变化的计算热点从存储单元中选择对应的FPGA内核配置文件发送至配置控制单元，由FPGA处理单元接收配置控制单元发送来的FPGA内核配置文件和时序，将FPGA处理单元配置为相应的协处理器，生成配置结果，由配置控制单元检测到配置结果的生成然后向主处理单元发送中断信号并将配置结果发给给主处理单元，

步骤二、主处理单元接收到中断信号后，根据配置结果中与协处理器内核相匹配的数据收发进程将主处理单元中待处理的数据发送给FPGA处理单元，

步骤三、由FPGA处理单元进行数据处理，将处理结果返回给主处理单元，完成热点计算任务。

本发明的有益效果为：采用在通常的嵌入式系统中增加与主处理单元互联的FPGA处理单元，由主处理单元将FPGA处理单元重构成各种算法固化的专门处理器，并将特定的数据交给其处理，从而分担主处理单元的计算压力、协助系统完成各种不同工作。在不同时间段，主处理单元的热点计算任务是不一样的，可根据计算任务的不同将FPGA处理单元动态重构为不同的专用处理器或者协处理器，本发明具体良好的通用性和扩展性。

为了弥补了传统方法在通用性和扩展性上的缺点，我们基于FPGA(Field-Programmable Gate Array，可编程逻辑阵列)设计了针对嵌入式系统的可重构数据协处理平台。该平台无需在设计阶段确定计算密集型任务，只通过修改FPGA内设计即可适应不同的任务；同时该平台支持在线修改，系统无需关机或重启的情况下通过对FPGA的动态重构使系统胜任不同的任务。具有良好的通用性和扩展性，适用于计算密集型任务多元化、计算密集型任务可变、应用场景复杂的嵌入式系统。

附图说明

图1为具体实施方式一所述的基于FPGA的动态可重构嵌入式数据协处理平台的系统整体架构图，

图2为具体实施方式二所述的基于FPGA的动态可重构嵌入式数据协处理平台的原理示意图，