[发明专利]一种基于FPGA的秒信号延迟时间测量系统和方法

权利要求书

1.一种基于FPGA的秒信号延迟时间测量系统，其特征在于，包括FPGA测量模块、基准秒信号处理模块和多个待测秒信号处理模块；所述基准秒信号处理模块和若干待测秒信号处理模块分别连接FPGA测量模块；所述基准秒信号处理模块和若干待测秒信号处理模块分别用于接收基准秒信号和待测秒信号，并将信号传输给FGPA测量模块；

所述FPGA测量模块包括计数子块、计算子块和时钟子块，所述计数子块分别与计算子块和时钟子块连接；

所述时钟子块用于向计数子块输入固定频率的时钟信号；

所述计数子块包括计数器，计数子块对接收到的基准秒信号和待测秒信号的上升沿进行检测，当首次检测到其中一个秒信号的上升沿时，启动计数器，计数器开始对时钟信号的上升沿进行计数，当检测到另一个秒信号的上升沿时，停止计数；

所述计算子块用于在计数子块首次检测到其中一个秒信号的上升沿时，判断该秒信号的类别，并通计数子块的计数数据及时钟信号的频率，计算出待测秒信号与基准秒信号两个信号上升沿的间隔时间，即为待测秒信号的延迟时间。

2.根据权利要求1所述的基于FGPA的秒信号延迟时间测量系统，其特征在于，所述FPGA测量模块还包括一多路切换开关子块，所述多路切换开关子块分别连接计数子块、计算子块和所述若干待测信号处理模块，当计算子块计算完前一个待测秒信号处理模块的秒信号延迟时间后，反馈信息到多路切换开关子块，多路切换开关子块切换到下一个待测秒信号处理模块进行测量。

3.根据权利要求1所述的基于FGPA的秒信号延迟时间测量系统，其特征在于，还包括一存储模块，所述存储模块连接FGPA测量模块。

4.根据权利要求1所述的基于FGPA的秒信号延迟时间测量系统，其特征在于，所述计数子块在每次计数前会自动清零。

5.根据权利要求1所述的基于FGPA的秒信号延迟时间测量系统，其特征在于，所述时钟信号的频率为100MHZ-160MHZ。

6.根据权利要求1所述的基于FGPA的秒信号延迟时间测量系统，其特征在于，所述基准秒信号接收模块为导航卫星信号接收模块，接收来自卫星信号中的秒脉冲信号，并作为基准秒信号。

7.一种采用权利要求1至6任一项所述的系统进行秒信号延迟时间测量的方法，其特征在于，包括以下步骤：

S1、启动系统，多路切换开关接通一个待测秒信号模块，FPGA测量模块接收待测秒信号和基准秒信号，FPGA测量模块中的时钟子块输出时钟信号；

S2、计数器自动清零，在待测秒信号和基准秒信号的延迟时间内，对时钟信号的上升沿进行计数，得到计数值N；

S3、计算子块通过计数值及时钟信号的频率测量出待测秒信号的延迟时间为：

T＝N*T_p

其中，T为待测秒信号的延迟时间，T_P为时钟信号的周期；

储存测量结果，多路切换开关自动切换至下一个待测秒信号模块进行测量，进入步骤2。

8.根据权利要求7所述的方法，其特征在于，所述S2包括：

S201、计数器自动清零，计数子块对接收到的基准秒信号和待测秒信号的上升沿进行检测，当首次检测到其中一个秒信号的上升沿时，启动计数器，计数器开始对时钟信号的上升沿进行计数；

S202、当检测到另一个秒信号的上升沿时，停止计数。

9.根据权利要求7所述的方法，其特征在于，所述S3还包括：在计数子块首次检测到其中一个秒信号的上升沿时，计算子块判断该秒信号的类别。