[发明专利]一种基于FPGA的秒信号延迟时间测量系统和方法

说明书

技术领域

本发明涉及秒信号延迟时间测量领域，更具体地说，是涉及一种基于FPGA的秒信号延迟时间测量系统和方法。

背景技术

军工系统、金融系统、电信系统、电力系统在运行时都需要对时间、频率进行同步，时间频率标准的发展对于国家的经济、科学技术以及社会和国防安全有十分重要的意义。目前，时间频率标准的授时同步途径正在由短波、长波、电视等技术手段向导航卫星发展。利用导航卫星进行授时同步的主要原理是，通过导航卫星信号接收模块接收卫星信号，根据接收到的导航卫星信号中的1PPS(秒脉冲)信号实现系统授时及网络时钟同步。

利用卫星导航授时的系统在实际生产中通常需要对时钟模块输出的秒信号的延迟时间进行自动测试，传统的测试方法是使用示波器对时间延迟进行测量，通过将导航卫星接收模块的1PPS信号输出和被测时钟模块的1PPS信号输出分别接到示波器的通道1、通道2，调节示波器的时基到合适的值，并将示波器设置为上升沿触发状态，记录在同一时刻两个1PPS信号上升沿的间距，从而实现对秒信号延迟的测量，这种测量方法可以得到精确的数据，但是操作过程繁琐，特别是在对多个秒信号的延迟时间进行测量时，需要人工进行输入信号的切换，这样会降低生产效率，而且示波器的成本高，又导致生产的成本较高。

发明内容

本发明的目的在于克服现有技术中的上述缺陷，提供一种基于FPGA的秒信号延迟时间测量系统和方法，主要采用FPGA(Field Programmable Gate Array，现场可编程门阵列)，进行自动测量多路秒信号的延迟时间，且精度高，可提高生产效率、降低成本。

为实现上述目的，本发明提供的技术方案如下：

一种基于FPGA的秒信号延迟时间测量系统，包括FPGA测量模块、基准秒信号处理模块和多个待测秒信号处理模块；所述基准秒信号处理模块和若干待测秒信号处理模块分别连接FPGA测量模块；所述基准秒信号处理模块和若干待测秒信号处理模块分别用于接收基准秒信号和待测秒信号，并将信号传输给FGPA测量模块；

所述FPGA测量模块包括计数子块、计算子块和时钟子块，所述计数子块分别与计算子块和时钟子块连接；

所述时钟子块用于向计数子块输入固定频率的时钟信号；

所述计数子块包括计数器，计数子块对接收到的基准秒信号和待测秒信号的上升沿进行检测，当首次检测到其中一个秒信号的上升沿时，启动计数器，计数器开始对时钟信号的上升沿进行计数，当检测到另一个秒信号的上升沿时，停止计数；

所述计算子块用于在计数子块首次检测到其中一个秒信号的上升沿时，判断该秒信号的类别，并通计数子块的计数数据及时钟信号的频率，计算出待测秒信号与基准秒信号两个信号上升沿的间隔时间，即为待测秒信号的延迟时间。

作为优选的，所述FPGA测量模块还包括一多路切换开关子块，所述多路切换开关子块分别连接计数子块、计算子块和所述若干待测信号处理模块，当计算子块计算完前一个待测秒信号处理模块的秒信号延迟时间后，反馈信息到多路切换开关子块，多路切换开关子块切换到下一个待测秒信号处理模块进行测量。

作为优选的，还包括一存储模块，所述存储模块连接FGPA测量模块。

作为优选的，所述计数子块在每次计数前会自动清零。

作为优选的，所述时钟信号的频率为100MHZ-160MHZ。

作为优选的，所述基准秒信号接收模块为导航卫星信号接收模块，接收来自卫星信号中的秒脉冲信号，并作为基准秒信号。

一种采用权利要求上述系统进行秒信号延迟时间测量的方法，包括以下步骤：

S1、启动系统，多路切换开关接通一个待测秒信号模块，FPGA测量模块接收待测秒信号和基准秒信号，FPGA测量模块中的时钟子块输出时钟信号；

S2、计数器自动清零，在待测秒信号和基准秒信号的延迟时间内，对时钟信号的上升沿进行计数，得到计数值N；

S3、计算子块通过计数值及时钟信号的频率测量出待测秒信号的延迟时间为：

T＝N*T_p

其中，T为待测秒信号的延迟时间，T_P为时钟信号的周期；

储存测量结果，多路切换开关自动切换至下一个待测秒信号模块进行测量，进入步骤2。

作为优选的，所述S2包括：

S201、计数器自动清零，计数子块对接收到的基准秒信号和待测秒信号的上升沿进行检测，当首次检测到其中一个秒信号的上升沿时，启动计数器，计数器开始对时钟信号的上升沿进行计数；