[发明专利]基准电压源电路

权利要求书

1.一种基准电压源电路，其特征在于，其包括第一MOS管、第二MOS管、第三MOS管、反馈电压采样电路和基准电压输出端，

其中，第三MOS管的漏极和第二MOS管的漏极均与节点O相连，第三MOS管的栅极与第二MOS管的栅极相连，第三MOS管的源极与第三MOS管的栅极相连，第二MOS管的源极与基准电压输出端相连，节点O与第一电压端相连；第一MOS管的漏极与第三MOS管的源极相连，第一MOS管的源极与第二电压端相连，

所述反馈电压采样电路的输入端与所述基准电压输出端相连，其输出端与所述第一MOS管的栅极相连，所述反馈电压采样电路用于采样所述基准电压输出端输出的基准电压，以输出反馈电压给所述第一MOS管的栅极。

2.根据权利要求1所述的基准电压源电路，其特征在于，其还包括连接于所述基准电压输出端和反馈电压采样电路的输出端之间的电容。

3.根据权利要求1所述的基准电压源电路，其特征在于，其还包括第四MOS管，所述第四MOS管的漏极与所述第一压端相连，其栅极与其源极相连，其源极与节点O相连。

4.根据权利要求1所述的基准电压源电路，其特征在于，

所述反馈电压采样电路包括串联于基准电压输出端和第二电压端的第二电阻和第一电阻，所述第一电阻和第二电阻之间的连接节点作为所述反馈电压采用电路的输出端。

5.根据权利要求1-4任一所述的基准电压源电路，其特征在于，

所述第一MOS管为增强型NMOS晶体管，所述第三MOS管为耗尽型NMOS晶体管，所述第二MOS管为增强型NMOS晶体管或耗尽型NMOS晶体管，

所述第一电压端为电源端，所述第二电压端为接地端，所述第一电源端接正输入电压，所述基准电压输出端输出正基准电压。

6.根据权利要求5所述的基准电压源电路，其特征在于，所述第四MOS管为耗尽型NMOS晶体管。

7.根据权利要求1-4任一所述的基准电压源电路，其特征在于，

所述第一MOS管为增强型PMOS晶体管，所述第二MOS管和第三MOS管为耗尽型PMOS晶体管，所述第一电压端为电源端，所述第二电压端为接地端，所述第一电源端接负输入电压，所述基准电压输出端输出负基准电压。

8.根据权利要求7所述的基准电压源电路，其特征在于，所述第四MOS管为耗尽型PMOS晶体管。

9.根据权利要求4所述的基准电压源电路，其特征在于，所述第一电阻和第二电阻为相同类型的电阻，且温度系数相同。

10.根据权利5所述的基准电压源电路，其特征在于，第一MOS管、第二MOS管、第三MOS管满足如下公式：

VgsN1=VTN1+(WL)N3(WL)N1.(|VTN3|)---(5)]]>

其中，VgsN1为第一NMOS晶体管管的栅源电压，为第一NMOS晶体管的宽长比，VTN1为第一NMOS晶体管管的阈值电压，为第三NMOS晶体管的宽长比，VTN3为第三NMOS晶体管的阈值电压，

VTN1为负温度系数的正值，|VTN3|为正温度系数的正值，根据VTN1和|VTN3|的温度系数比例，确定

11.根据权利7所述的基准电压源电路，其特征在于，第一MOS管、第二MOS管、第三MOS管满足如下公式：

|VgsP1|=|VTP1|+(WL)P3(WL)P1.(|VTP3|)---(6)]]>

其中，VgsP1为第一PMOS晶体管的栅源电压，为第一PMOS晶体管的宽长比，VTP1为第一PMOS晶体管的阈值电压，为第三PMOS晶体管的宽长比，VTP3为第三PMOS晶体管的阈值电压，

|VTP1|为负温度系数的正值，|VTP3|为正温度系数的正值，根据|VTP1|和|VTP3|的温度系数比例，确定