[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件及其制造技术，例如涉及适用于具有焊盘的半导体器件及其制造技术的有效的技术。

背景技术

日本特开平8-241909号公报(专利文献1)中记载有以下技术：使将构成焊盘的多条边中、距半导体芯片的端边较近的边覆盖的表面保护膜的覆盖面积，大于将其他边覆盖的表面保护膜的覆盖面积。

现有技术文献

专利文献

专利文献1：日本特开平8-241909号公报

发明内容

例如，在形成于半导体芯片的焊盘中，焊盘的表面的大部分从设置于表面保护膜的开口部露出，另一方面，焊盘的端部由表面保护膜覆盖。即，在焊盘的端部，以覆盖因焊盘的厚度导致的层差的方式形成有表面保护膜。

在此，例如，有时因在使半导体芯片单片化的切割时施加的应力、从封固半导体芯片的封固体施加的应力等，而使将形成于焊盘的端部的层差覆盖的表面保护膜产生裂纹。因此，在现有的半导体器件中，从抑制将形成于焊盘的端部的层差覆盖的表面保护膜中的裂纹的产生、提高半导体器件的可靠性的观点出发，存在改善的余地。

其他课题和新的特征将从本说明书的记载和附图得以明确。

一个实施方式中的半导体器件具有矩形形状的半导体芯片，半导体芯片具有在多个焊盘的每一个与引出布线部的连接部位设置的倾斜部。

发明效果

根据一个实施方式，能够提高半导体器件的可靠性。

附图说明

图1是由QFP封装构成的半导体器件的从上表面观看而得到的俯视图。

图2是由图1的A-A线剖切而得到的剖面图。

图3是表示半导体芯片的布局构成的图。

图4是将形成于半导体芯片的焊盘的附近区域放大表示的图。

图5是示意地表示焊盘的变形的图。

图6是将实施方式1中的半导体芯片的一部分放大表示的俯视图。

图7是将未设置作为实施方式1的特征的倾斜部的焊盘的一部分放大表示的图。

图8是将设置有作为实施方式1的特征的倾斜部的焊盘的一部分放大表示的图。

图9是由图6的A-A线剖切而得到的剖面图。

图10是示意地表示相关技术中的多个焊盘间的构成的图。

图11是示意地表示实施方式1中的多个焊盘间的构成的图。

图12是由图6的B-B线剖切而得到的示意的剖面图。

图13是将实施方式1的变形例中的半导体芯片的一部分放大表示的俯视图。

图14是表示半导体晶片的布局构成的俯视图。

图15是表示实施方式1中的半导体器件的制造步骤的剖面图。

图16是表示接着图15的半导体器件的制造步骤的图，(a)是俯视图，(b)是由图16的(a)的A-A线剖切而得到的剖面图。

图17是表示接着图16的半导体器件的制造步骤的图，(a)是俯视图，(b)是由图17的(a)的A-A线剖切而得到的剖面图。

图18是表示接着图17的半导体器件的制造步骤的图，(a)是俯视图，(b)是由图18的(a)的A-A线剖切而得到的剖面图。

图19是表示接着图18的半导体器件的制造步骤的图，(a)是俯视图，(b)是由图19的(a)的A-A线剖切而得到的剖面图。

图20是形成焊盘后的图，表示端边(在该阶段为边界线)的边界区域附近的截面示意图。

图21是表示在半导体晶片形成集成电路后、制造例如由QFP封装构成的半导体器件的步骤的流程的流程图。

图22是将实施方式2中的半导体芯片的一部分放大表示的俯视图。

图23是将实施方式3中的半导体芯片的一部分放大表示的俯视图。

图24是将实施方式3的变形例1中的半导体芯片的一部分放大表示的俯视图。

图25是将实施方式3的变形例2中的半导体芯片的一部分放大表示的俯视图。

图26是将实施方式4中的半导体芯片的一部分放大表示的俯视图。

图27是将实施方式4的变形例中的半导体芯片的一部分放大表示的俯视图。

图28是表示实施方式5中的焊盘的示意性的构成的俯视图。

图29是表示实施方式5的变形例中的焊盘的示意性的构成的俯视图。

图30是将实施方式6中的半导体芯片的一部分放大表示的俯视图。

图31是将实施方式7中的焊盘的一部分放大表示的俯视图。

图32是表示实施方式7中的焊盘间的剖面图。