[发明专利]电压监控电路、电压施加电路

说明书

本发明的电压监控电路、电压施加电压，包括控制电路和监测电路：控制电路的输出端连接第一控制信号和第二控制信号，用于控制监测电路的开关；监测电路包括第一NMOS晶体管、第二NMOS晶体管和第一PMOS晶体管：第一NMOS晶体管的漏极连接第一节点，源极连接第二NMOS晶体管的漏极，栅极连接第一控制信号；第二NMOS晶体管的源极连接第一PMOS晶体管的源极，栅极连接第一控制信号；第一PMOS晶体管的漏极连接第二节点，栅极连接第二控制信号；其中，将要监控的电压连至第二节点，根据第一节点输出电压监控第二节点的电压，或第一节点将要施加的电压输出到第二节点。本发明中，控制电路控制监测电路导通，监测电路根据第一节点的电压实现对第二节点的电压进行监控或施加。

技术领域

本发明涉及集成电路设计技术领域，尤其涉及一种电压监控电路、电压施加电路。

背景技术

在集成电路技术领，一般需要对电路中的某一个电压信号进行检测、监控。现有技术中，通常采用一个NMOS晶体管将需要监控的电压信号引出来，通过输出检测输出的电压的大小实现电压监控的目的。电压的监控电路参考图1所示，将电压信号VEP连接晶体管M1的源极，给晶体管M1的栅极施加控制电压，输出电压VPP，从而得出电压VEP的电压的大小。然而，由于晶体管内部的衬偏效应，使得栅极需要的电压比源极电压高2V～3V，晶体管才能导通，因此，需要较高的栅极控制电压。

现有技术还可以采用PMOS晶体管对电压进行监控，然而，当采用PMOS晶体管对电压进行监控时，PMOS晶体管的栅极为低电平时，PMOS晶体管即导通，从而不需要高的栅极电压即可实现对电压的监测。然而，当不需要对电压进行监控时，VPP的电压不确定，PMOS晶体管的衬底接VEP时，VPP比VEP低一定值时，PMOS晶体管导通，然PMOS晶体管的衬底接VPP时，VPP高于VEP一定值时，PMOS晶体管导通，因此，PMOS晶体管难以关闭。

发明内容

本发明的目的在于，提供一种电压监控电路，较小的栅极控制电压即可实现对电路中的电压进行监控。

为解决上述技术问题，本发明提供一种电压监控电路，包括：

所述控制电路的输出端连接第一控制信号和第二控制信号，用于控制监测电路的开关；

所述监测电路包括第一NMOS晶体管、第二NMOS晶体管和第一PMOS晶体管：

所述第一NMOS晶体管的漏极连接第一节点，源极连接所述第二NMOS晶体管的漏极，栅极连接所述第一控制信号；

所述第二NMOS晶体管的源极连接所述第一PMOS晶体管的源极，栅极连接所述第一控制信号；

所述第一PMOS晶体管的漏极连接第二节点，栅极连接所述第二控制信号；

其中，将需要监控的电压连接至所述第二节点，根据所述第一节点输出的电压信号监控所述第二节点的电压。

可选的，所述控制电路包括依次相连的或非电路、第一反相电路以及电压转换电路，所述或非电路的输入端连接第一输入信号和第二输入信号。

可选的，所述电压转换电路包括：依次连接于第一电源端与第二电源端之间的第二PMOS晶体管、第三PMOS晶体管、第三NMOS晶体管、第四NMOS晶体管；依次连接于所述第一电源端与所述第二电源端之间的第四PMOS晶体管、第五PMOS晶体管、第五NMOS晶体管以及第六NMOS晶体管；其中，所述第三PMOS晶体管的漏极、所述第三NMOS晶体管的漏极通过第三节点连接所述第四PMOS晶体管的栅极，所述第五PMOS晶体管的漏极、所述第五NMOS晶体管的漏极通过第四节点连接所述第二PMOS晶体管的栅极，所述第一控制信号连接所述第四节点，所述第二控制信号连接所述第三节点。