[发明专利]用于芯片嵌入的晶片基后道工序工艺

说明书

技术领域

各种实施例涉及一种用于芯片嵌入的晶片基BEOL(后道工序)。

背景技术

封装是半导体器件制造的最后阶段，在其中将已加工半导体的小块、即芯片被放置在防止物理损坏和侵蚀的支撑管壳中。该管壳(一般称之为“封装件”)支撑将该芯片连接到电路板的电接触。

标准封装工艺通常基于接合和模塑。通过电化工艺实现互连并利用层压材料保护管芯。

在新型封装概念(还称之为刀片(Blade)封装)中，将芯片附着到电路板上。该芯片的前侧面和后侧面都经由金属层与引线框电接触。该刀片封装是在高电流调控和简易电路板布局上作出优化的一垂直晶体管封装。采用该技术使得在不必对性能和冷却进行折衷的情况下实现具有最低开态电阻和最高电流密度的产品成为可能。

然而，已经发现例如依赖SFETx(x代表3、4或5)技术(还称之为“双多晶硅”(即具有在沟槽中相互绝缘的两个电极的设计)或其商标为Optimos)的共同芯片概念由于敷金属的特性和/或钝化工艺而不适合于刀片封装，并且因此针对该问题的解决办法将是期望的。

发明内容

在各种实施例中提供了一种半导体器件，包括包含漂移区和与该漂移区邻近布置的栅极电极的半导体本体；以及提供在该半导体本体的该漂移区之上并具有第一金属层、在该第一金属层之上的粘附层以及在该粘附层之上的第二金属层的接触结构。

附图说明

在附图中，相同的附图标记遍及不同的视图通常指代相同部件。附图不必按照比例，相反重点通常被放在示出发明的原理上。在后面的说明中，本发明的各种实施例参照下述附图进行描述，在所述附图中：

图1A示出了根据标准工艺制造的场效应晶体管的垂直结构的横截面视图；

图1B示出了在图1A中所示的垂直场效应晶体管的顶视图；

图2示出了根据各种实施例的场效应晶体管的垂直结构；

图3示出了根据各种实施例的半导体器件；

图4示出了根据各种实施例的另外的半导体器件；

图5和6示出了根据各种实施例的用于制造半导体器件的方法。

具体实施方式

以下的详细描述提及附图，其通过例证的方式示出了在其中可以实践本发明的具体细节和实施例。

词语“示例性的”在此用于表示“用作示例、实例或例证”。在此描述为“示例性的”任何实施例或设计不必被解释为优选于或优异于其他实施例或设计。

刀片封装可以被理解为是在半导体制造技术中印刷电路板(PCB)的应用。在封装工艺中，通过焊接可以将管芯附着到引线框，使得该管芯的背面可以是电可接触的。该管芯的正面也可以通过金属层进行电接触。

图1示出了场效应晶体管100的垂直结构。该垂直场效应晶体管100可以根据SFET5技术标准来制造，所述SFET5技术标准是用于功率晶体管的沟槽技术。

晶体管100包括包含半导体材料103(例如该半导体材料103的层)以及背面金属层104的半导体本体102。该背面金属层104被提供在半导体材料103的层的底表面上并且可以用作借助扩散焊接或共晶接合的热最优化管芯附着。该半导体材料103可以是并入功能电路的管芯的一部分。借助掺杂在半导体材料103的层内可以创建不同掺杂的阱。在这种情况下，在半导体材料103的层内提供了栅极电极106。在半导体材料103的层内邻近于该栅极电极106提供了第一漂移区108和第二漂移区110。将栅极电极106与周围的半导体材料103，例如与漂移区108，110隔离的介电材料的层未在图1A中示出。在所谓的FEOL(前道工序)工艺期间执行半导体本体102的制造。如在图1A中示意性示出的半导体本体102的明确设计，例如半导体材料103的层之内的掺杂区的几何形状仅是示例性的设计并且可以是当然适合于将被制造的特定电路。