[发明专利]高性能的鳍式场效应晶体管

说明书

本公开涉及高性能的鳍式场效应晶体管。公开了一种FinFET，其具有第一多个鳍、第二多个鳍和第三多个鳍，其中栅极结构以及源极区和漏极区形成在这些鳍上，使得PMOS晶体管形成在第一多个鳍上，NMOS晶体管形成在第二多个鳍上，并且PMOS晶体管形成在第三多个鳍上。在一个实施例中，该第一多个鳍和第二多个鳍由应变硅制成；并且该第三多个鳍由具有比应变硅更高的空穴迁移率的材料例如锗或硅锗制成。在第二实施例中，该第一多个鳍由硅制成，该第二多个鳍由应变硅、锗或III‑V族化合物制成；并且该第三多个鳍由锗或硅锗制成。

技术领域

本申请涉及半导体器件例如FinFET(鳍式场效应晶体管)(a/k/a三栅晶体管)。

背景技术

传统场效应晶体管(FET)为基本平面型器件，具有跨例如单晶硅的半导体的表面而延伸的栅极结构，以及在栅极两侧上的半导体中的掺杂的源极区和漏极区。栅极通过例如氧化硅的薄层绝缘体与半导体绝缘。施加到栅极的电压控制在栅极下半导体中的、延伸于掺杂的源极区和漏极区之间的未掺杂的沟道中的电流流动。

FET的开关速度取决于在源极区和漏极区之间的电流流动量。电流流动取决于栅极的宽度，其中宽度是沟道中垂直于电流流动方向的方向。随着对应用在通信和计算机设备中的更高速度晶体管的不断需求，在制造具有更宽栅极的晶体管器件存有持续的兴趣。

已经开发了FinFET以获得更大的栅极宽度。鳍是立在边缘上的半导体材料的薄段，从而可获得用于形成栅极结构的多个表面。鳍具有彼此相对的且通常关于纵向均分鳍的中心面对称的第一主面和第二主面。这些主面通常示意为平行的，例如在通过引用被包含在本申请中的USP 7,612,405 B2或者公开号US2008/0128797 A1中的那样；但是工艺的局限通常导致表面从鳍的顶部至底部向外倾斜，导致鳍的截面是梯形形状。在某些情形中，两个主面在顶部相交。在某些实施例中，在每个鳍的每个表面上可以设置单独的栅极结构。在另外的实施例中，所有的表面具有共同的栅极结构。

掺杂的源极区和漏极区位于栅极的相对侧上。如同在平面型FET中，施加到栅极的电压控制在栅极下半导体中的、延伸于掺杂的源极区和漏极区之间的未掺杂的沟道中的电流流动。

关于FinFET的更多细节可以在N.H.E.Weste和D.Harris的CMOSVLSI Design(Pearson，3^rded.，2005)的第137-138页找到，其通过引用被包含在本申请中。

尽管从硅FinFET可获得增加了的速度，但仍然需要更快的操作。这通过在鳍中使用应变硅代替NMOS器件的硅和PMOS器件的锗或硅锗(SiGe)获得。然而，锗和SiGe的带隙比硅小，结果是由这些材料形成的PMOS器件具有明显更高的泄漏电流(Iboff)。高的泄漏电流不仅增加静态泄漏，而且产生其中形成有PMOS晶体管的半导体芯片的过度加热。这在使用大量PMOS晶体管的电路例如静态随机存取存储器(SRAM)电路中尤其麻烦。

发明内容

本发明是一种降低FinFET中功率损耗的集成电路以及一种制造该电路的方法。

本发明的示例性FinFET包括第一多个鳍、第二多个鳍和第三多个鳍，FinFET具有形成在鳍上的栅极结构以及源极区和漏极区，使得PMOS晶体管形成在第一多个鳍上，NMOS晶体管形成在第二多个鳍上，以及PMOS晶体管形成在第三多个鳍上。在一个实施例中，第一多个鳍和第二多个鳍由应变硅制成；并且第三多个鳍由具有比应变硅更高的空穴迁移率的材料例如锗或硅锗制成。在第二实施例中，第一多个鳍由硅制成，第二多个鳍由应变硅、锗或III-V族化合物制成；并且第三多个鳍由具有比应变硅更高的空穴迁移率的材料例如锗或硅锗制成。