[发明专利]集成电路测试系统总定时精度校准装置

说明书

技术领域

本发明涉及一种校准系统，特别涉及一种集成电路测试系统总定时精度校准装置。

背景技术

在高速集成电路测试应用中，对测试系统时间参量的要求异常严格。集成电路测试系统总定时精度就是反映测试系统提供的信号驱动沿或比较沿是否在预期的时间范围内，各信号之间的相对时间是否准确的关键时间参量。只有全面、准确地分析测试系统的这一核心时间参量，才能保障测试系统的性能和稳定性。

集成电路测试系统总定时精度的技术指标通常在皮秒级，当集成电路测试系统驱动或测量某一信号时，其驱动沿或比较沿与预期时间产生偏离，将直接导致被测集成电路数字时序错误，测试系统的测试结果不可信，则无法保障被测集成电路的可靠性。

目前国内仅采用对测试系统的主时基频率进行测量，或通过眼图分析等方法来间接验证或定性分析这一指标，并没有定量测量的方法和装置。

发明内容

有鉴于此，有必要提供一种能够有效地验证集成电路测试系统的高速性能，完善集成电路测试系统时间参量量值溯源的集成电路测试系统总定时精度校准装置。

一种集成电路测试系统总定时精度校准装置，包括皮秒级定时精度校准适配接口板、射频连接器、数字实时示波器；

所述皮秒级定时精度校准适配接口板的信号通道与集成电路测试系统的测试通道连接，所述射频连接器设置在所述皮秒级定时精度校准适配接口板上，并通过皮秒级定时精度校准适配接口板与所述集成电路测试系统的测试通道对接，所述射频连接器通过射频线缆与所述数字实时示波器的测试通道连接，所述数字实时示波器通过GPIB总线与所述集成电路测试系统进行通信。

优选的，所述皮秒级定时精度校准适配接口板分为输入到输出定时准确度校准适配接口板、输入边沿置放精度校准适配接口板、输出边沿置放精度校准适配接口板；当测量输入到输出定时准确度时，使用输入到输出定时准确度校准适配接口板；当测量输入边沿置放精度时，使用输入边沿置放精度校准适配接口板；当测量输出边沿置放精度时，使用输出边沿置放精度校准适配接口板。

优选的，在皮秒级定时精度校准适配接口板上所有数字信号通道四周增加地信号通道。

优选的，在输入到输出定时准确度校准适配接口板中，将相邻的数字信号通道采用导线两两相连，并将相连数字信号通道四周对应的地信号通道相连。

优选的，在输入边沿置放精度校准适配接口板中，将同一块通道板上的一组数字信号通道分别通过射频连接器引出，并选取其中一个通道作为参考通道，与数字信号通道对应的地信号通道与射频连接器的地线相连。

优选的，在输出边沿置放精度校准适配接口板中，将同一块通道板上的一组数字信号通道分别通过射频连接器引出，并采用与输入边沿置放精度校准适配接口板相同的参考通道，与数字信号通道对应的地信号通道与射频连接器的地线相连，并在校准接口板中间空白区域设置射频继电器，用于切换示波器测量通路和测试系统输出通道测量通路。

优选的，所有相连的数字信号被相连的地信号通道包围。

优选的，所述导线均采用50Ω阻抗匹配的最短等长电缆。

优选的，在皮秒级定时精度校准适配接口板的空白区域设置一参考测试导线组，所述参考测试导线组包含所述皮秒级定时精度校准适配接口板上所有信号通道连接的布线方式，用于评估由校准适配接口板引入的测量时延和验证校准适配接口板验证校准装置的指标。

优选的，至少设置四组所述参考测试导线组。

本发明所述的集成电路测试系统总定时精度校准装置，通过设计输入到输出的定时准确度、输入边沿置放精度和输出边沿置放精度三种校准适配接口板，并采用射频连接器和射频电缆连接数字实时示波器，实现对集成电路测试系统总定时精度的测量。本发明所述的集成电路测试系统总定时精度校准装置突破了传统方法定性验证的局限，实现了高速集成电路测试系统总定时精度的准确、定量测量，解决了高速集成电路测试系统核心时间参量的校准问题，能够准确评估测试系统的高速性能。

附图说明

图1为集成电路测试系统总定时精度校准装置架构示意图；

图2为集成电路测试系统校准适配接口板弹簧针过孔示意图；

图3为输入到输出定时准确度校准适配接口板连线示意图；

图4为输入边沿置放精度校准适配接口板连线示意图；

图5为输出边沿置放精度校准适配接口板连线示意图。

具体实施方式