[发明专利]一种三维集成电路器件结构及其制备方法

说明书

技术领域

本发明属于集成电路技术领域，尤其涉及一种三维集成电路器件结构及其制备方法。

背景技术

集成电路IC(Integrated Circuit)的未来取决于3-D(three-Dimensional，三维)结构，多层IC电路不仅具有SOI器件的优点还有具备如通过垂直互连缩减互连长度、减小芯片面积、降低RC延时、提高电路集成度等优点。

3-D集成电路是采用器件层逐次叠加的结构，相邻层之间通过绝缘薄膜进行隔离。目前发展三维技术的挑战有：

在绝缘材料上制作高质量的单晶硅形成器件中的第二层或更高层。目前的制备方法一般是激光再结晶技术和选择性外延过生长技术。但是这些方法都极其复杂，易引起位错缺陷。最新发现一种方法是用锗离子侧向再结晶多晶硅薄膜，但此种方法的晶粒尺寸被限定为几微米。

目前还出现了一种新型的再结晶方法——金属诱导侧面晶化(Metal Induced Lateral Crystallization,MILC)，它是通过形成薄膜场效应晶体管(Thin Film Transistor：TFT)的方式制造高质量的Si膜。首先，在硅片上淀积的低温SiO2(Low Temperature Oxide,LTO)，随后在温度550℃下淀积非晶硅，然后在相邻要晶体化的区域结开一个狭长沟槽，并在结构表面淀积一薄层约Ni，在此步骤中需特别注意沟槽的底面和侧壁。在温度550℃下持续25个小时进行侧面晶体化，由于非晶硅晶体化作用于沟槽的每一个面，以至于已晶体化的和非晶硅的表面以每小时的速度从沟槽消除。当Ni和LTO被完全去除后，硅片在900℃快速退火30分钟以扩大硅粒尺寸。此技术一般被用来制作NMOS和PMOS场效应晶体管。在一个单晶粒中，如果晶粒尺寸足够大，则大部分的器件都具有1微米沟道长度和沟道方向垂直于沟槽的长度方向的特性。但是，在一个单晶粒中，由于晶界无序存在，即使沟道长度短如1微米，长沟道器件不能完全形成，沟道长度方向也不能完全的与沟槽长度方向相平行。

发明内容

本发明所要解决的技术问题在于提供一种三维集成电路及其制备方法，旨在提供一种可在底层制作上制作电子电路元器件，同时也可以制造无数层电路元器件的三维集成电路制备方法和三维集成电路结构。

本发明是这样实现的，一种三维集成电路器件结构的制备方法，包括以下步骤：

步骤A，提供底层；

步骤B，在所述底层形成一非晶形半导体层，对所述非晶形半导体层进行金属诱导侧面晶体化处理，并据此制作第一电子电路元件层；

步骤C，在第i电子电路元件层上形成一钝化氧化层，在所述钝化氧化层上制作第i+1电子电路元件层；其中，i为自然数且初始值为1；

步骤D，将所述第i+1电子电路元件层中的每一电子电路元件电连接至所述之前形成的所有电子电路元件层的相应电子电路元件；

步骤E，以i的步长为1的方式重复执行步骤B至步骤D，直至制作出目标层数的集成电路。

进一步地，步骤B具体包括：

步骤B1，在所述底层上形成一非晶形半导体层；

步骤B2，除去部分所述的非晶形半导体层，在预定位置形成若干硅岛；

步骤B3，对每个硅岛执行金属诱导侧面晶体化处理，使每个硅岛形成独立的半导体晶体；

步骤B4，在所述半导体晶体上制作至少一个电子电路元件。

进一步地，步骤B2具体包括：

在所述非晶形半导体层的预定位置去除预定规格的非晶形半导体，以形成若干沟槽，所述沟槽之间的部分即为硅岛。

进一步地，步骤B2还包括在每一条所述沟槽上淀积金属形成若干金属带的过程，所述金属带连接所述非晶形半导体，所述若干金属带形成金属带区；

步骤B3中，所述金属诱导侧面晶体化处理过程包括：

第一退火阶段，在设定的第一退火温度和第一退火时间内，凭借每条金属带在每一金属带区的决定区域的单边形成一独立的半导体晶体；

第二退火阶段，包括第二退火温度和第二退火时间，所述第二退火温度高于所述第一退火温度，所述第二退火时间短于所述第一退火时间。

进一步地，所述金属带的长度小于所需制作的半导体晶体的宽度。

本发明还提供一种三维集成电路器件结构，所述三维集成电路器件结构是由权利要求1至5中任一项所述的方法制成的。