[发明专利]一种基于晶体管级的与/异或门电路

权利要求书

1.一种基于晶体管级的与/异或门电路，其特征在于包括第一传输门逻辑模块、第二传输门逻辑模块和互补CMOS逻辑模块，所述的第一传输门逻辑模块包括第四PMOS管、第七PMOS管、第四NMOS管和第七NMOS管，所述的第二传输门逻辑模块包括第五PMOS管、第六PMOS管、第五NMOS管和第六NMOS管，所述的互补CMOS逻辑模块包括第一PMOS管、第二PMOS管、第三PMOS管、第八PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第八NMOS管，所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三PMOS管的源极及所述的第八PMOS管的源极均与外部电源电压输入端连接，所述的第一PMOS管的栅极用于输入第一输入信号，所述的第一PMOS管的栅极分别与所述的第一NMOS管的栅极、所述的第四PMOS管的栅极及所述的第五NMOS管的栅极连接，所述的第一PMOS管的漏极分别与所述的第一NMOS管的漏极、所述的第四NMOS管的栅极及所述的第五PMOS管的栅极连接，所述的第一NMOS管的源极、所述的第二NMOS管的源极、所述的第三NMOS管的源极及所述的第八NMOS管的源极均接地，所述的第二PMOS管的栅极用于输入第二输入信号，所述的第二PMOS管的栅极分别与所述的第二NMOS管的栅极、所述的第六NMOS管的栅极及所述的第七PMOS管的栅极连接，所述的第二PMOS管的漏极分别与所述的第二NMOS管的漏极、所述的第六PMOS管的栅极及所述的第七NMOS管的栅极连接，所述的第三PMOS管的栅极用于输入第三输入信号，所述的第三PMOS管的栅极分别与所述的第三NMOS管的栅极、所述的第五PMOS管的源极及所述的第五NMOS管的漏极连接，所述的第三PMOS管的漏极分别与所述的第三NMOS管的漏极、所述的第四PMOS管的源极、所述的第四NMOS管的漏极、所述的第七PMOS管的源极及所述的第七NMOS管的漏极连接，所述的第四PMOS管的漏极分别与所述的第四NMOS管的源极、所述的第六PMOS管的漏极、所述的第六NMOS管的源极、所述的第七PMOS管的漏极、所述的第七NMOS管的源极、所述的第八PMOS管的栅极及所述的第八NMOS管的栅极连接，所述的第五PMOS管的漏极分别与所述的第五NMOS管的源极、所述的第六PMOS管的源极及所述的第六NMOS管的漏极连接，所述的第八PMOS管的漏极与所述的第八NMOS管的漏极连接，所述的第八PMOS管的漏极用于输出整体电路输出信号。

2.根据权利要求1所述的 一种基于晶体管级的与/异或门电路，其特征在于所述的外部电源电压输入端的输入电压为1.2V。