[发明专利]一种高分辨率数字存储示波器

说明书

技术领域

本发明涉及测试技术领域，具体涉及一种用于高分辨率信号采集与波形分析的高分辨率数字存储示波器。

背景技术

传统示波器分辨率8bit，具有40dB左右的动态范围，可识别的信号幅度变化范围是0.4％，当分析高精度或是大动态范围信号特性时，难以进行精细的测试与分析，且仪器自身噪声基底大，分辨率低，影响信号的测试质量。

传统数字存储示波器的分辨率为8bit，具有的动态范围在40dB左右，对信号只能进行较为粗略的时域特性测试与分析，频域特性的测试只能作为功能性的测试，很难作为定量测试依据。

高分辨率的数据采集卡虽然分辨率有12bit，但处理信号能力不足，通常作为数据采集设备，只具有简单的测试与分析能力。

传统示波器技术存在以下问题：1)垂直分辨率低；2)噪声基底大3)动态范围小；4)小信号的高精度测试难度大、耗时多。

发明内容

针对现有技术存在的缺陷，本发明的目的在于提出一种高分辨率数字存储示波器，采用12bit高速ADC，并通过噪声抑制与隔离技术、高分辨率数据处理技术提升数字存储示波器垂直分辨率、降低噪声基底、增大信号测试动态范围、提高小信号及大动态范围信号的高精度测试与分析效率。

为达上述目的，本发明提供了一种高分辨率数字存储示波器，包括：低噪声通道单元、高分辨率数据采集与大容量数据存储单元、时基与触发单元、接口与控制单元、微处理器、系统电源以及人机交互单元；

所述低噪声通道单元，与所述高分辨率数据采集与大容量数据存储单元、时基与触发单元以及接口与控制单元连接，用于对输入信号进行低噪声放大和噪声隔离；

所述高分辨率数据采集与大容量数据存储单元，用于对所述低噪声通道单元输出的信号进行高分辨率的数据采集和大容量采集数据的存储；

所述时基与触发单元，包括时钟电路和触发电路，分别用于提供时钟信号和测定采样数据与触发点时间间隔；

所述人机交互单元、微处理器以及接口与控制单元顺次连接，用于根据用户的指令完成对该示波器的控制与处理结果的显示；

所述系统电源用于为上述各单元提供电源。

进一步的，所述低噪声通道单元包括顺次连接的固定衰减器、阻抗衰减器以及集成可控增益放大器；

其中，所述固定衰减器，用于功率电平调整；

所述阻抗变换电路，用于实现50Ω和1MΩ的输入阻抗变换；该阻抗变换电路包括一机械开关和一50Ω对地电阻；

所述集成可控增益放大器，包括预放大器、程控衰减器以及后放大器，分别用于实现信号的放大、步进衰减以及输出驱动；该集成可控增益放大器提供两路源信号：第一路信号用于输出到所述高分辨率数据采集与大容量数据存储单元，第二路信号用于输出到所述时基与触发单元。

进一步的，所述低噪声通道单元中的有源器件的电源全部采用二次稳压隔离的方式。

进一步的，所述高分辨率数据采集与大容量数据存储单元，包括顺次连接的高分辨率数据采集电路、高速数据处理电路及大容量数据存储电路，分别用于对所述第一路信号进行采集、数据处理以及存储。

进一步的，每一个所述高分辨率数据采集电路包括两片12bit分辨率高速ADC，用于通过交叉采样方式进行数据采样；

所述高速数据处理电路为FPGA，包括数据接收、数据处理以及存储器接口，具体用于完成24bit位宽1Gbps数据流的接收，并对接收后的数据进行降速处理；

所述大容量数据存储电路，具体用于将经降速处理后的数据通过交叠存储的方式存储到两个内存单元中。

进一步的，所述时钟电路包括频率合成器和参考时钟振荡器，用于产生1GHz时钟信号提供给所述高速ADC作为转换器时钟；还用于产生同源的62.5MHz取样主时钟和触发同步时钟，分别提供给取样速率发生器和所述触发电路。

进一步的，所述触发电路包括触发形成电路和触发内插电路；

所述触发形成电路用于触发源选择、触发条件控制以及异步触发脉冲形成；

所述触发内插电路用于内插脉冲形成、内插脉冲扩展和脉冲宽度测量。

本发明能够达到以下有益效果：