[发明专利]利用后通孔工艺的3D衬底上晶圆上芯片结构

说明书

本发明公开了一种封装件，其包括设置在第一半导体衬底的第一侧上的第一重分布层(RDL)和设置在第二半导体衬底上的第二RDL，其中，第一RDL接合至第二RDL。第一导电元件设置在第一RDL和第二RDL中。第一通孔从一个或多个第一导电元件延伸穿过第一半导体衬底至与第一侧相对的第一半导体衬底的第二侧。第一间隔件插入在第一半导体衬底和第一通孔之间并且每个第一间隔件从相应的一个第一导电元件延伸穿过第一半导体衬底。本发明涉及利用后通孔工艺的3D衬底上晶圆上芯片结构。

优先权声明和交叉引用

本申请要求于2014年5月9日提交的标题为“利用后通孔工艺的3D衬底上晶圆上芯片结构”的美国临时申请第61/991,287号的优先权，其全部内容通过引用结合于此作为参考。

技术领域

本发明涉及利用后通孔工艺的3D衬底上晶圆上芯片结构。

背景技术

由于各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成度不断提高，半导体产业经历了快速的发展。在大多数情况下，这种集成度的提高源自最小部件尺寸的不断减小(例如，将半导体工艺节点朝着亚20nm节点缩减)，这使得更多的部件集成在给定的区域内。随着近来对微型化、更高速度、更大带宽以及更低功耗和延迟的需求增长，也产生了对于半导体管芯的更小和更具创造性的半导体管芯的封装技术的需要。

随着半导体技术的进一步发展，堆叠式半导体器件(例如，3D集成电路(3DIC))已作为有效替代物而出现以进一步减小半导体器件的物理尺寸。在堆叠式半导体器件中，在不同的半导体晶圆上制造有源电路(诸如逻辑电路、存储器电路、处理器电路等)。两个或多个半导体晶圆可以安装在彼此的顶部上以进一步减小半导体器件的形状因数。

通过合适的接合技术可将两个半导体晶圆或管芯接合在一起。常用的接合技术包括直接接合、化学活化接合、等离子体活化接合、阳极接合、共晶接合、玻璃熔融接合、粘合接合、热压接合、反应接合等。可在堆叠式半导体晶圆之间提供电连接。堆叠的半导体器件可以提供更高的密度和更小的形状因数并且允许增加的性能和更低的功耗。

发明内容

为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种封装件，包括：第一重分布层(RDL)，设置在第一半导体衬底的第一侧上；第二RDL，设置在第二半导体衬底上，其中，所述第一RDL接合至所述第二RDL；第一导电元件，设置在所述第一RDL和所述第二RDL中；第一通孔，从一个或多个所述第一导电元件延伸穿过所述第一半导体衬底至与所述第一侧相对的所述第一半导体衬底的第二侧；以及第一间隔件，插入在所述第一半导体衬底和所述第一通孔之间，并且每个所述第一间隔件从相应的一个所述第一导电元件延伸穿过所述第一半导体衬底。

在上述封装件中，所述第一通孔的至少第一个与设置在所述第一RDL中的一个所述第一导电元件接触，并且其中，所述第一通孔的至少第二个与设置在所述第二RDL中的一个所述第一导电元件的接触。

在上述封装件中，所述第一通孔的至少一个与所述第一RDL中的所述第一导电元件的第一个以及所述第二RDL中的所述第一导电元件的第二个均接触。

在上述封装件中，还包括：模塑料，设置在所述第二RDL上方以及所述第一RDL和所述第一衬底周围。

在上述封装件中，还包括：第二通孔，邻近所述第一衬底并且从一个或多个所述第一导电元件延伸穿过所述模塑料。

在上述封装件中，所述第一通孔延伸穿过所述第一RDL的至少一部分，并且其中，所述第二通孔延伸穿过所述第二RDL的至少一部分。

在上述封装件中，还包括：顶部RDL，形成在所述第一衬底的所述第二侧上方，所述顶部RDL具有设置在一个或多个介电层中的第二导电元件，并且其中，所述第一通孔的每个均与所述第二导电元件的相应一个电接触。