[发明专利]单体化封装的方法和引线框

说明书

技术领域

各种实施例涉及单体化封装的方法和引线框。

背景技术

半导体芯片被制作、测试和封装用于制造电子模块。利用常规的半导体塑料封装工艺，几个芯片在被称为引线框的载体上被同时处理并且封装的所谓的矩阵阵列被形成。在封装已被完成并且引线已被切割且被最终形成（例如在相同方向上弯曲以允许板安装）之后，从引线框将器件或芯片封装单体化被如下执行。器件仍被连杆（其是引线框的片段）保持到引线框外轨。在常规的单体化操作期间，在这些轨道正被保持在适当的位置时器件被冲模（punch）向上推动，连杆最终折断。通过在穿孔工艺期间以弯曲和法向应力的组合压弯连杆的材料来折断连杆。

切割或折断的连杆典型地在穿孔工艺之后突出，从而导致因突出的连杆的撞击或碰撞引起的其它封装的成型化合物的潜在损坏。

发明内容

各种实施例提供单体化封装的矩阵阵列的方法，其中该方法包括：提供封装的矩阵阵列，其中矩阵阵列被形成在引线框上；通过穿孔工艺来切割引线框的引线；以及通过锯切工艺来单体化封装的矩阵阵列的封装。

此外，各种实施例提供封装的矩阵阵列，该封装的矩阵阵列包括：引线框，该引线框包括布置在包括行和列的矩阵阵列中的多个芯片接收区域；以及密封材料，该密封材料密封引线框的至少部分，其中密封材料包括与矩阵阵列的行垂直延伸的预定义切割区域，其中预定义切割区域具有小于0.50mm的宽度。

而且，各种实施例提供用于制造多个芯片封装的方法，其中该方法包括：提供包括多个芯片接收区域的引线框；组装至少一个电子芯片到多个芯片接收区域的每个上；通过将密封材料成型到组装的电子芯片上来形成多个封装；通过穿孔工艺来切割引线框的引线；以及通过锯切工艺来单体化多个封装。

附图说明

在附图中，贯穿不同视图，同样的参考字符通常指代相同的部分。附图不必成比例，而是重点通常放在图解本发明的原理。在下面的描述中，各种实施例参考下面的附图来描述，其中：

图1A和1B示意性示出依据示范性实施例的引线框；

图2A到2C示意性示出压缩成型工艺；

图3A和3B示意性示出在压缩成型工艺之后的包括图1的引线框的封装的矩阵阵列；

图4A和4B示意性示出图2的并且图解穿孔步骤的矩阵阵列；

图5示意性示出图解锯切工艺的图4的矩阵阵列的横截面视图；

图6示意性图解依据示范性实施例的单体化方法的流程图；以及

图7示意性图解制造多个芯片封装的方法。

具体实施方式

在下面将解释测试探针和制造测试探针的方法的进一步示范性实施例。应当注意的是，在一个特定示范性实施例的上下文中描述的特定特征的描述也可以与其它示范性实施例组合。

词语“示范性”在本文中被用来表示“用作示例、实例、或说明”。在本文中被描述为“示范性”的任何实施例或设计不必被理解为比其它实施例或设计优选或有利。

各种示范性实施例提供用于封装的矩阵阵列的引线框，其中引线框被适配于通过锯切工艺来切割。特别地，引线框可以被适配为被用于封装的矩阵阵列，其中单体化以混合方式（即通过两个不同分离步骤或子步骤）来执行。例如，通过穿孔来执行的第一步骤将引线框的预定义引线断开或分离，而通过例如沿着引线框和/或至少部分密封引线框的密封材料的例如由两个切割线形成的预定义切割区域锯切来执行第二步骤，该第二步骤将封装彼此单体化或分离。

特别地，封装可以是例如双平无引线（DFN）封装。每个封装可以包括至少一个电子芯片例如晶体管或功率晶体管。引线框可以是铜引线框和/或可以通过冲压工艺来生产。密封材料可以是成型化合物或层压件或基于聚合物的材料。

特别地，预定义切割区域可以形成预定义断裂点或断裂线。即，“预定义切割区域”可以是引线框的部分或区段，其旨在以后在用于分离形成的封装的工艺中被切割或折断。此外或可替代地，预定义切割区域可以被形成在引线框上或在密封材料中，该密封材料被布置在引线框和布置在引线框上的可选的电子芯片上或者至少部分围住引线框和布置在引线框上的可选的电子芯片。应当注意的是，预定义切割区域可以定义或形成矩阵阵列的两个列之间的分离。即，预定义切割区域与矩阵阵列的行或带垂直延伸。特别地，例如通过两个切割线之间的距离形成的预定义切割区域的宽度被定义在与矩阵阵列的行或带平行的方向上。特别地，引线框可以包括铜或铝或任何其它合适的导电材料或者可以由铜或铝或任何其它合适的导电材料组成。