[发明专利]芯片上的接口电路中的输出驱动电阻在审

专利信息
申请号: 201510241187.9 申请日: 2015-05-13
公开(公告)号: CN104852725A 公开(公告)日: 2015-08-19
发明(设计)人: 孔亮;彭进忠;王强;戴颉;李耿民;职春星 申请(专利权)人: 灿芯半导体(上海)有限公司
主分类号: H03K19/0175 分类号: H03K19/0175
代理公司: 无锡互维知识产权代理有限公司 32236 代理人: 庞聪雅
地址: 201203 上海市浦东*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 芯片 接口 电路 中的 输出 驱动 电阻
【权利要求书】:

1.一种芯片上的接口电路中的输出驱动电阻,其特征在于,其包括:

若干个电阻单元,每个电阻单元包括串联于电源端和输出端或者接地端和输出端之间的一个电阻和若干个并联的MOS晶体管,每个MOS晶体管的栅极与对应的一控制信号相连,通过对应的控制信号能够控制相应的MOS晶体管的导通或关断,

通过所述控制信号来调整每个电阻单元中的导通的MOS晶体管的数目以使得该电阻单元的电阻值为预定电阻值。

2.根据权利要求1所述的芯片上的接口电路中的输出驱动电阻,其特征在于,

所述MOS晶体管为PMOS晶体管,

所述电阻和若干并联的PMOS晶体管串联于电源端和输出端之间。

3.根据权利要求2所述的芯片上的接口电路中的输出驱动电阻,其特征在于,

每个PMOS晶体管的源极均与电源端相连,每个PMOS晶体管的漏极均与所述电阻的一端相连,所述电阻的另一端与输出端相连。

4.根据权利要求2所述的芯片上的接口电路中的输出驱动电阻,其特征在于,

每个PMOS晶体管的漏极均与输出端相连,每个PMOS晶体管的源极均与所述电阻的一端相连,所述电阻的另一端与电源端相连。

5.根据权利要求1所述的芯片上的接口电路中的输出驱动电阻,其特征在于,所述预定电阻值为240欧姆。

6.根据权利要求1所述的芯片上的接口电路中的输出驱动电阻,其特征在于,所述MOS晶体管为NMOS晶体管,

所述电阻和若干并联的NMOS晶体管串联于接地端和输出端之间。

7.根据权利要求6所述的芯片上的接口电路中的输出驱动电阻,其特征在于,

每个NMOS晶体管的源极均与接地端相连,每个NMOS晶体管的漏极均与所述电阻的一端相连,所述电阻的另一端与输出端VO相连。

8.根据权利要求6所述的芯片上的接口电路中的输出驱动电阻,其特征在于,

每个NMOS晶体管的漏极均与输出端VO相连,每个NMOS晶体管的源极均与所述电阻的一端相连,所述电阻的另一端与接地端相连。

9.根据权利要求1所述的芯片上的接口电路中的输出驱动电阻,其特征在于,所述接口电路为DDR接口。

10.根据权利要求1所述的芯片上的接口电路中的输出驱动电阻,其特征在于,

所述电阻单元的电阻值等于并联的导通的MOS管的阻值与所述电阻的阻值的和。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于灿芯半导体(上海)有限公司,未经灿芯半导体(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201510241187.9/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top