[发明专利]一种能兼容MIPI和GPIO控制的射频功放模组的接口电路

权利要求书

1.一种能兼容MIPI和GPIO控制的射频功放模组的接口电路，主要特征在于：包括MIPI模块、GPIO输入电平转换模块和选择器模块；第一输入控制端(VIO_BS1)与MIPI模块相连；第二输入控制端和第三输入控制端(SDATA_TXEN和SCLK_MODE)分别与MIPI模块和GPIO输入电平转换模块相连，第四输入控制端(IN_BS2)直接与GPIO输入电平转换模块相连，MIPI模块的第一输出端、第二输出端、第三输出端、第四输出端(txen、mode、bs2和gpion)与选择器模块相连，GPIO输入电平转换模块的第一输出端、第二输出端、第三输出端(ls_sdata_txen、ls_sclk_mode和ls_in_bs2)分别与选择器模块相连，选择器模块的输出端与接口电路的输出端(TXEN、MODE和BS2)对应相连；

其中，所述第一输入控制端(VIO_BS1)仅作为电源口为MIPI模块和GPIO输入电平转换模块提供电源，选择器模块由所述第一输入控制端(VIO_BS1)和电源(VCC)共同供电。

2.根据权利要求1所述的一种能兼容MIPI和GPIO控制的射频功放模组的接口电路，主要特征在于：所述MIPI模块还包括MIPI核(M1)、启动电路(P1)、双向缓冲器(B1)和缓冲器(B2)；所述第一输入控制端(VIO_BS1)经启动电路(P1)与MIPI核(M1)相连，所述第二输入控制端(SDATA_TXEN)经双向缓冲器(B1)与MIPI核(M1)相连，所述第三输入控制端(SCLK_MODE)经缓冲器(B2)后与MIPI核(M1)相连。

3.根据权利要求1所述的一种能兼容MIPI和GPIO控制的射频功放模组的接口电路，主要特征在于：所述的GPIO输入电平转换模块包括第一输入电平转换器(L1)、第二输入电平转换器(L2)和第三输入电平转换器(L3)；所述第一输入电平转换器(L1)、第二输入电平转换器(L2)和第三输入电平转换器(L3)均是具有迟滞功能的电平转换器；所述第二输入控制端、所述第三输入控制端、所述第四输入控制端(SDATA_TXEN、SCLK_MODE和IN_BS2)分别与GPIO输入电平转换模块中的第一输入电平转换器(L1)、第二输入电平转换器(L2)和第三输入电平转换器(L3)对应相连。

4.根据权利要求1所述的一种能兼容MIPI和GPIO控制的射频功放模组的接口电路，主要特征在于：所述的选择器模块包括第一选择器(S1)、第二选择器(S2)、第三选择器(S3)、第四电平转换器(L4)、第五电平转换器(L5)和第六电平转换器(L6)；其中第一选择器(S1)、第二选择器(S2)和第三选择器(S3)都是具有选择控制位的二选一选择器；所述的第一选择器(S1)的两个信号输入端(A和B)分别与MIPI模块中MIPI核的第一输出端(txen)和GPIO输入电平转换模块中的第一输入电平转换器(L1)的输出端(sdata_txen)对应相连；所述的第二选择器(S2)的两个信号输入端(A和B)分别与MIPI模块中MIPI核的第二输出端(mode)和GPIO输入电平转换模块中的第二输入电平转换器(L2)的输出端(sclk_mode)对应相连；所述的第三选择器(S3)的两个信号输入端(A和B)分别与MIPI模块中MIPI核的第三输出端(bs2)和GPIO输入电平转换模块中的第三输入电平转换器(L3)的输出端(in_bs2)对应相连；所述的第一选择器(S1)、第二选择器(S2)和第三选择器(S3)的信号输入选择端(SEL)均与MIPI模块中MIPI核的第四输出端(gpion)相连；所述的第四电平转换器(L4)、第五电平转换器(L5)和第六电平转换器(L6)的输入端分别与第一选择器(S1)、第二选择器(S2)和第三选择器(S3)的信号输出端对应相连；所述的第四电平转换器(L4)、第五电平转换器(L5)和第六电平转换器(L6)的输出端分别与接口电路的输出端(TXEN、MODE和BS2)对应相连。