[发明专利]MOSFET终端结构及其制造方法

说明书

技术领域

本发明涉及半导体功率器件领域，特别是涉及一种MOSFET终端结构及其制造方法。

背景技术

功率半导体器件应用领域的不断扩大，对其性价比的要求越来越高，减小功率器件终端尺寸可缩小芯片面积，降低制造成本。

图1为现有技术1的MOSFET(金属-氧化物半导体场效应晶体管)终端结构示意图，包括：单晶硅衬底1，N型轻掺杂半导体外延层2，场氧化层3，多晶硅场板5-1和5-2，隔离介质8，P型掺杂场限环6-1和6-2，金属层10-1和10-2。其中场限环6-1和6-2是与MOSFET元胞P-body同时自对准离子注入和扩散形成，金属层10-1把场限环6-1和多晶硅场板5-1连接起来，金属层10-2把场限环6-2和多晶硅场板5-2连接起来，这类终端结构被称为接触式场板终端结构。其缺点是场限环6-1和6-2间距受金属层10-1和10-2间距S1限制，制约了终端尺寸缩小，给设计带来约束。

图2为现有技术2的终端结构示意图，其与现有技术1的终端结构基本相同，不同之处在于：与现有技术1相比，其多晶硅场板5-1和5-2一部分覆盖有场限环内的栅氧化层4。在场限环6-1和6-2间距不变情况下，该结构的金属层10-1和10-2间距S2比现有技术1的间距S1大，所以采用该技术给带来便利，场限环之间尺寸可以进一步缩小。

图3为现有技术3的终端结构示意图。其与现有技术2的终端结构基本相同，不同之处在于：与现有技术2相比，其多晶硅场板5-1和5-2全部覆盖场限环内的栅氧化层4，且不和底部场限环6-1或6-2连接，场板上方没有金属，被称为浮空式场板结构。该结构具有不受金属加工精度和方便小尺寸终端设计的优点，但需要在多晶硅制备前增加一道光刻掩模和离子注入才能形成场限环6-1和6-2，制造成本增加。

现有技术1-3已经广泛用于MOSFET、IGBT(绝缘栅双极型晶体管)和FRD(快恢复二极管)等半导体功率器件实际生产中，但现有技术1和2中制约了终端结构的尺寸缩小，现有技术3中的制作工艺步骤比较复杂。

发明内容

本发明要解决的技术问题是为了克服现有技术中现有技术中MOSFET终端结构制约了尺寸缩小且制作工艺步骤比较复杂的缺点，提供一种MOSFET终端结构及其制造方法。

本发明是通过下述技术方案来解决上述技术问题的：

本发明提供了一种MOSFET终端结构的制造方法，其特点在于，包括以下步骤：

S₁、在N型重掺杂单晶硅衬底上生长N型轻掺杂硅外延层，并在所述N型轻掺杂硅外延层上生长二氧化硅场氧化层；

S₂、采用光刻掩模和蚀刻技术将预设的若干场限环区域上方的二氧化硅场氧化层除去，并形成若干场氧化层开口区；

S₃、在若干场氧化层开口区中生长二氧化硅栅氧化层，并在所述二氧化硅场氧化层上和所述二氧化硅栅氧化层上淀积多晶硅层；

S₄、采用光刻掩模和蚀刻技术蚀刻多晶硅层，以形成若干多晶硅场板、若干耦合多晶硅条及若干连接多晶硅条；

所述多晶硅场板设置于二氧化硅场氧化层上；所述耦合多晶硅条设置于场氧化层开口区中的二氧化硅栅氧化层上，并用于耦合场限环电势；所述耦合多晶硅条通过所述连接多晶硅条与所述多晶硅场板相连接；

S₅、执行自对准P型杂质离子注入操作，并使得杂质穿过二氧化硅栅氧化层且不穿过多晶硅层和二氧化硅场氧化层，以形成若干场限环。

较佳地，步骤S₅之后还包括：

S₆、淀积二氧化硅隔离介质，并制作MOSFET的剩余部分。

较佳地，所述N型轻掺杂硅外延层的厚度为10-100um。

较佳地，所述二氧化硅场氧化层的厚度为0.7-3um。

较佳地，所述二氧化硅栅氧化层的厚度为500-2000A(A为长度单位，1A＝10^-7mm)。

较佳地，所述多晶硅层的厚度为0.3-2um。

本发明的目的在于还提供了一种MOSFET终端结构，其特点在于，其利用上述任意一项所述的制造方法制造，所述MOSFET终端结构包括N型重掺杂单晶硅衬底、N型轻掺杂硅外延层及二氧化硅场氧化层，所述N型轻掺杂硅外延层位于所述N型重掺杂单晶硅衬底上，所述二氧化硅场氧化层位于所述N型轻掺杂外延层上；