[发明专利]用于无分频器的数字锁相环的高阶Σ△

权利要求书

1.一种无分频器的锁相环PLL系统，包括：

基准频率振荡器，所述基准频率振荡器被配置为提供基准信号；

电压控制振荡器VCO，所述VCO被配置为提供反馈信号；

时间数字转换器TDC，所述TDC被配置为接收所述基准信号和所述反馈信号，并且确定所述基准信号与所述反馈信号之间的时间差；以及

Σ△控制单元，所述Σ△控制单元耦合到所述TDC，并且所述Σ△控制单元包括将至少一个一阶Σ△级联到所述TDC的算法，其中，所述算法将所述TDC扩展为覆盖多个VCO周期以用于测量所述时间差。

2.如权利要求1所述的无分频器的锁相环系统，其中，所述Σ△控制单元利用(N-1)阶Σ△块。

3.如权利要求2所述的无分频器的锁相环系统，其中，所述(N-1)阶Σ△块用来在所述TDC中生成二阶Σ△环路响应。

4.如权利要求1所述的无分频器的锁相环系统，其中，所述VCO和所述TDC的操作等价于一阶Σ△。

5.如权利要求1所述的无分频器的锁相环系统，其中，所述算法选择针对所述TDC的VCO周期的一个边缘用于测量所述时间差。

6.如权利要求1所述的无分频器的锁相环系统，其中，对于二阶Σ△，所述TDC覆盖所述反馈信号的零个至两个VCO周期。

7.如权利要求1所述的无分频器的锁相环系统，其中，所述级联用来生成至少与二阶Σ△匹配的环路响应。

8.如权利要求1所述的无分频器的锁相环系统，还包括：数字相位检测器DPD，其中所述DPD被配置为测量所述TDC的输出处的频率误差。

9.一种无线设备，包括：

一个或多个处理器；以及

耦合到所述一个或多个处理器的收发信机，所述收发信机还包括：

基准频率振荡器，被配置为提供基准信号；

电压控制振荡器VCO，被配置为提供反馈信号；

时间数字转换器TDC，被配置为接收所述基准信号和所述反馈信号；以及

耦合到所述TDC的Σ△控制单元，所述Σ△控制单元包括将至少一个一阶Σ△级联到所述TDC的算法，其中，所述算法将所述TDC扩展为覆盖多个VCO周期，以用于测量所述基准信号与所述反馈信号之间的时间差。

10.如权利要求9所述的无线设备，其中，所述Σ△控制单元利用(N-1)阶Σ△块。

11.如权利要求10所述的无线设备，其中，所述(N-1)阶Σ△块用来在所述TDC中生成二阶Σ△环路响应。

12.如权利要求9所述的无线设备，其中，所述VCO和所述TDC的操作等价于一阶Σ△。

13.如权利要求9所述的无线设备，所述算法选择所述多个VCO周期的一个边缘，以供所述TDC用于测量所述时间差。

14.如权利要求9所述的无线设备，其中，所述TDC覆盖针对二阶Σ△的所述反馈信号的零个至两个VCO周期。