[发明专利]非挥发性记忆单元以及非挥发性记忆装置

说明书

技术领域

本发明是关于一种记忆体架构。特别是关于一种非挥发性的记忆体架构及相关电路。

背景技术

记忆体是电子计算机中的重要组成元件，随着各种应用的情况不同，发展出了许多不同的记忆体架构。例如，动态随机存取记忆体(Dynamic Random Access Memory,DRAM)、静态随机存取记忆体(Static Random-Access Memory,SRAM)、只读记忆体(Read-Only Memory,ROM)及快闪记忆体(Flash Memory)等。

其中，只读记忆体及快闪记忆体属于非挥发性记忆体，在装置断电后能可记录其中的数据。一般来说，上述两种非挥发性记忆体在数据保存上较稳定且省电，但较不易复写且读写速度较慢。

动态随机存取记忆体与静态随机存取记忆体等挥发性记忆体，因为读写速度较快，通常作为与处理器搭配的主要记忆体。动态随机存取记忆体的优势在于结构简单(仅须一个晶体管与一个电容)、储存密度高以及单位容量的成本较低。在现实中，动态随机存取记忆体的电容经常周期性地充电，导致耗电量较大的缺点。

相较之下，静态随机存取记忆体只要保持通电，里面储存的数据就可以恒常保持，不需要周期性对电容充电。此外，静态随机存取记忆体通常具有较快的读取速度(高于动态随机存取记忆体)以及非常低的维持功耗。当电力供应停止时，传统的静态随机存取记忆体储存的数据仍会消失。传统由六个晶体管组成的静态随机存取记忆体(6T SRAM)还存在了一些问题，例如当记忆单元杂讯容限(Static noise margin,SNM)设计不足时，储存点容易受外部位线干扰，导致读取时破坏原来储存数据。因此，传统的静态随机存取记忆体仍有许多改进空间。

随着移动装置往薄型化及轻量化发展，电子装置上的空间极为有限，且元件的耗电问题更受到重视。需要有合适的记忆体能更提供较高的数据稳定度且具有较快的读取速度，此外能解决传统的静态随机存取记忆体所存在的问题。

发明内容

近来，随着现有的记忆体技术面临到尺度上的物理极限，发展新的记忆体技术成为目前相关领域重要的研发课题，其中忆阻性记忆体因结构单纯、低功耗等优势，受到广泛的研究。为了解决上述的问题，本发明提出一种基于忆阻器的非挥发性记忆装置及记忆单元，其可用于各种集成电路上的应用(例如用来控制可编程电路中的切换开关、或是用于内容可定址记忆体中)，本发明的非挥发性记忆装置及记忆单元具备有类似静态随机存取记忆体的快速读取特性且内部数据不需经常性地动态更新，且在断电后仍可利用忆阻器保存数据内容。此外，当非挥发性记忆单元进行恢复操作，施加于忆阻器上的为受限制的箝位电压，当恢复操作时用来确保忆阻器两端的跨压低于某一限定值，以避免忆阻器因为过大的电压输入而改变状态。

本发明的一方面为一种非挥发性记忆单元，其包含锁存结构、第一读写电路、第二读写电路、第一忆阻器以及第二忆阻器。锁存结构具有一储存节点与一反向储存节点，用以在该非挥发性记忆单元于一工作电压下，储存一对位数据，锁存结构电性耦接至一字符读取线。第一读写电路电性耦接至一位线、一第一控制线与该锁存结构。第二读写电路电性耦接至一反位线、该第一控制线与该锁存结构。第一忆阻器电性耦接至该第一读写电路与一第二控制线。第二忆阻器电性耦接至该第二读写电路与该第二控制线。在非挥发性记忆单元于断电状态下，该第一忆阻器、该第二忆阻器用以储存该对位数据。当字符读取线的电压准位为工作电压时，位线、第一控制线与第二控制线控制第一读写电路，以将储存节点的数据写入第一忆阻器，或该第一忆阻器的数据读取至储存节点，反位线、第一控制线与第二控制线控制第二读写电路，以将反向储存节点的数据写入第二忆阻器，或将第二忆阻器的数据读取至反向储存节点。