[发明专利]使用MOS装置对寄生电容的中和

说明书

技术领域

本发明涉及一种其中执行寄生电容的中和的设备。

背景技术

电路由于与其组件相关联的寄生电容可经历减弱的性能。举例来说，在无线通信应用中使用的功率放大器中，寄生电容可减少射频(RF)信号的增益，导致由于输出负载变化而在输入处失谐且还导致电势不稳定。为了抵消寄生电容，一些电路包含所谓的中和电容，所述中和电容产生中和电流以有效地消除由寄生电容产生的信号。

图1为包括中和电容的常规差分放大器100的图。差分放大器100在通信应用及其它情景中可用作功率放大器。

参看图1，差分放大器100包括第一及第二金属氧化物半导体(MOS)晶体管M1及M2，第一及第二金属氧化物半导体(MOS)晶体管M1及M2具有接收输入信号IN+及IN-的差分对的相应栅极、接收输出信号OUT-及OUT+的差分对的相应漏极及连接到接地的相应源极。在典型的操作期间，差分放大器100接收输入信号IN+及IN-的差分对，且其放大那些信号以产生输出信号OUT+及OUT-的差分对。

第一及第二MOS晶体管M1及M2中的每一者的栅极及漏极之间的寄生电容C_gd提供反馈路径，所述反馈路径导致输入及输出之间的不良隔离，减少差分放大器100的增益且减少差分放大器100的功率效率。此反馈现象及其结果通常被称为米勒效应。

为了抵消所述米勒效应，差分放大器100进一步包括第一及第二差分中和电容C_dn1及C_dn2，如图所示，C_dn1及C_dn2交叉耦合在输入及输出端子之间。这些电容器允许补偿电流在所述端子之间流动，其趋向于消除反馈。此电流的提供被称为差分中和。在差分意义上，差分中和电容的存在理想地将栅极到漏极电容减少到零。在共模意义上，差分中和电容的存在有效地使栅极到漏极电容加倍。

在所说明的上下文中，差分中和的一些潜在益处包含隔离输入及输出信号，其倾向于针对在差分放大器100的输入及输出处的任何无源阻抗简化差分放大器100的设计、稳定，并使差分输入阻抗独立于任何输出负载。

图2为包括差分中和电容的常规的H桥电路200的图。此图作为差分中和概念的另一实例应用而被呈现。

参看图2，H桥电路200包括第一及第二负MOS(NMOS)晶体管N1及N2、第一及第二正MOS(PMOS)晶体管P1及P2及差分中和电容C_dnp及C_dnn。第一对差分中和电容C_dnn中和通过NMOS晶体管N1及N2形成的NMOS增益级固有的栅极到漏极电容。第二对差分中和电容C_dnp中和通过PMOS晶体管P1及P2形成的PMOS增益级固有的栅极到漏极电容。在图2的实例中，针对每一增益级的混合pi小信号模型可导出有效的栅极到漏极电容。

在差模意义上，当C_dn＝C_gd时，H桥电路200的有效米勒电容可等于零，即，其中整体差分中和电容等于栅极到漏极电容。在此条件下，针对所有无源源极及负载端子，H桥电路200可为稳定的。

使用混合pi小信号模型，H桥电路200的以下参数可通过以下等式(1)到(4)来表征：差分输入导纳(Y_in，dd)，差分输出导纳(Y_out，dd)，共模输入导纳(Y_in，cc)及共模输出导纳(Y_out，cc)。

在针对混合pi等价体的等式(1)到(4)中，Y_gs表示包含任何外部源极导纳的单一装置的栅极到源极导纳。Y_gd表示针对单一装置的栅极到漏极(米勒)导纳。Y_ds表示包含任何外部负载导纳的单一装置的漏极到源极导纳。Y_x表示一个差分中和电容器的导纳。g_m表示单一装置的跨导。