[发明专利]相互节流的通信预取器

权利要求书

1.一种微处理器，包括：

一第一硬件数据预取器，其被配置为根据一第一算法将数据预取到该微处理器；以及

一第二硬件数据预取器，其被配置为根据一第二算法将数据预取到该微处理器，其中该第一算法与该第二算法不同；

其中，该第二预取器被配置为检测到其正在以一超过第一预定速率的速率根据该第二算法将数据预取到微处理器，并且作为响应，向该第一预取器发送节流指示；

其中，第一预取器被配置为响应于从该第二预取器接收到该节流指示而以一低于第二预定速率的速率根据该第一算法将数据预取到微处理器；

其中，该第一和/或第二预定速率基于对将微处理器接口到一系统存储器的总线的利用率来动态确定，该第一硬件数据预取器和第二硬件数据预取器从该系统存储器将数据预取到微处理器；并且

其中，该利用率基于该总线的时钟速率与该第一数据预取器和第二数据预取器的时钟速率的比率来确定。

2.如权利要求1所述的微处理器，其中，该第二预取器还被配置为向该第一预取器提供恢复指示，其中，该第一预取器还被配置为响应于从该第二预取器接收到该恢复指示而与该第二预定速率无关地根据该第一算法将数据预取到微处理器。

3.如权利要求2所述的微处理器，其中，该第二预取器还被配置为在该第二预取器连续检测到其不再以一超过第三预定速率的速率根据该第二算法将数据预取到微处理器时，向该第一预取器提供恢复指示。

4.如权利要求1所述的微处理器，其中，该第一和/或第二预定速率包括每个微处理器的时钟周期的预取请求的分别的第一和/或第二预定数量。

5.如权利要求1所述的微处理器，其中，该第一和/或第二预定速率是可经由微处理器的熔丝编程的。

6.如权利要求1所述的微处理器，其中，该第一和/或第二预定速率是可经由微处理器可执行的指令来编程的。

7.如权利要求1所述的微处理器，其中，该第一和/或第二预定速率是与当前在微处理器上执行的程序相关联的，其中，该第一和/或第二预定速率是基于对在该程序的当前执行实例之前的该程序的之前执行实例的分析来确定的。

8.如权利要求1所述的微处理器，其中，该利用率还基于在该总线上未解决的事务的数量来确定。

9.如权利要求1所述的微处理器，其中，该利用率还基于等待在该总线上启动的事务的队列的深度来确定。

10.一种方法，包括：

由一第一硬件数据预取器根据一第一算法将数据预取到微处理器；

由一第二硬件数据预取器根据一第二算法将数据预取到微处理器，其中该第一算法与该第二算法不同；

由该第二预取器检测到其正在以一超过第一预定速率的速率根据该第二算法将数据预取到微处理器，并且作为响应，向该第一预取器发送节流指示；

由该第一预取器响应于从该第二预取器接收到该节流指示而以一低于第二预定速率的速率根据该第一算法将数据预取到微处理器；

其中，该第一和/或第二预定速率基于对将微处理器接口到一系统存储器的总线的利用率来动态确定，该第一硬件数据预取器和第二硬件数据预取器从该系统存储器将数据预取到微处理器；并且

其中，该利用率基于该总线的时钟速率与该第一数据预取器和第二数据预取器的时钟速率的比率来确定。

11.如权利要求10所述的方法，还包括：

由该第二预取器向该第一预取器提供恢复指示；以及

由该第一预取器响应于从该第二预取器接收到该恢复指示而与该第二预定速率无关地根据该第一算法将数据预取到微处理器。

12.如权利要求10所述的方法，其中，该第一和/或第二预定速率包括每个微处理器的时钟周期的预取请求的分别的第一和/或第二预定数量。