[发明专利]总线型的中央处理器

权利要求书

1.一种总线型的中央处理器，包括控制器、至少一个功能模块、总线和总线控制单元，其中：

所述控制器与各个所述功能模块通过所述总线连接；

所述总线控制单元连接所述总线，根据所述控制器与所述功能模块交互的信息类型选择相应的总线用于所述信息的交互，其中，所述信息类型为地址信号，数据信号和控制信号中的一种。

2.根据权利要求1所述的中央处理器，其中，

所述控制器通过所述总线控制单元选择的总线与译码模块、执行模块、结果缓冲模块和结果处理模块交互信息。

3.根据权利要求1或2所述的中央处理器，其中，

所述功能模块通过连接总线或者从总线上移除的方式加入所述中央处理器的主体架构中或从该架构中移除。

4.根据权利要求3所述的中央处理器，其中，

所述总线至少包括一条地址总线、一条数据总线和一条控制总线。

5.根据权利要求4所述的中央处理器，其中，

所述地址总线、数据总线和控制总线采用时分多址的方式。

6.根据权利要求3所述的中央处理器，其中，

所述功能模块包括译码模块、执行模块、结果缓冲模块和结果处理模块，其中，

所述控制器的指令信号经过所述译码模块的译码后输出至执行模块，所述执行模块执行所述指令信号得到的执行结果经所述结果缓冲模块输出至所述结果处理模块，反馈给所述控制器。

7.一种总线型中央处理器，包括控制器、多个功能模块、总线单元，其中，

所述总线单元包括总线和总线控制单元，所述控制器与所述多个功能模块通过所述总线连接；

所述总线控制单元连接所述总线，根据所述控制器与各个功能模块交互的信息类型选择相应的总线用于所述信息的交互，其中，所述信息类型为地址信号，数据信号和控制信号中的一种。

8.根据权利要求7所述的中央处理器，其中，

所述总线单元还包括连接所述控制器和所述功能模块的接口模块和时序协调模块。

9.根据权利要求8所述的中央处理器，其中，

所述时序协调模块包括用于判断数据时序先后的时序判断电路、用于数据延时处理的延时电路和输出电路。