[发明专利]适合低电压操作的简单电荷泵电路

说明书

技术领域

本发明涉及半导体集成电路，具体涉及一种在EEPROM（Electrically Erasable Programmable Read-Only Memory，电可擦可编程只读存储器）或闪存芯片中用于产生高电压的电荷泵电路。

背景技术

随着手持设备及物联网的兴起，对集成电路小型化和节能设计的需求越来越迫切，对半导体集成电路的低供电电压设计提出了要求。由于EEPROM和闪存器件具有灵活的数据改写、掉电后所储存的数据内容不会丢失，并且可以长久保持的特性，它们在系统中的应用越来越广泛。

在CMOS EEPROM或闪存器件中，无论是基于浮栅技术，或是电荷陷阱技术，通常会需要一个高电压产生电路，提供编程和擦写操作所需要的高电压。这个高电压产生电路通常由电荷泵电路来完成。

图1展示了经典常规技术迪克森（Dickson）电荷泵的示意图。构建在P型衬底上的NMOS晶体管接成二极管结构，通过互补两相时钟和储能电容的阶梯提升，达到输出电压倍增的效果。这个电路很简单，但是因为NMOS晶体管的衬底通常接地，随着后面级数单元电压的提升，衬底偏置效应越来越明显，造成等效阈值电压的升高，从而降低甚至阻碍电荷泵中电压的传输。尽管也有把NMOS晶体管隔离于深N阱中，或改用PMOS晶体管的做法，但由于制造工艺的复杂度增加，及对寄生双极器件可能带来干扰的担心，这些做法并未得到广泛采纳。

图2是迪克森电荷泵及一些其它电荷泵结构常用的双相互补时钟的波形示意图。为了提高效率和减小瞬态噪声，通常对极性相反的两相时钟做时钟边沿的非交叠处理。

图3是对迪克森电荷泵的一种改进结构，通常称为CTS（电荷转移结构）。在CTS结构中，NMOS晶体管 M0作为主传输开关；NMOS 晶体管M3与M0并联，作为辅助传输开关。NMOS晶体管 M1和PMOS晶体管 M2组成的控制结构可以在需要M3打开时，把下一级的较高电压传输到M3的栅极，从而提升M3的传输效率。这个结构里因为有PMOS的存在，版图的布局要充分考虑隔离，以及寄生双极器件的影响。

图4是对迪克森电荷泵的另外一种改进结构，通常称为四相非交叠时钟结构。NMOS晶体管M0作为传输开关，NMOS晶体管M1跨接在M0的漏极和栅极之间，通过合理的四相时钟时序，可以在CLK1和CLK3为高电平，而CLK2为低电平的短暂时间内对提升电容Cb进行充电。在需要M0打开的时候，由于Cb预充电的作用，M0的栅极电位得到提升，可以比较充分地打开和导通。所述四相时钟的时序需要经过仔细调整，对工艺、电压等的偏差比较敏感，电路实现比较复杂，并且给电容Cb充电的时钟交叠区会占用整体的电荷转移时间，使M0的有效打开时间缩短。

图5是图4所示的电荷泵结构及一些其它类似原理电荷泵结构常用的四相非交叠时钟的波形示意图。

发明内容

本发明的目的在于针对现有电荷泵实施方案的一些不足，提供一种适合低电压操作的简单电荷泵电路，以简单的结构提升作为传输开关的NMOS晶体管的栅极电压，降低衬底偏置效应的副作用，并简化电路板图设计。

为了达到上述目的，本发明的技术方案是提供一种适合低电压操作的简单电荷泵电路，其包含级联的若干个电荷泵子单元；每一级电荷泵子单元设有三个NMOS晶体管和一对两相时钟信号，包含：第一NMOS晶体管，作为传输开关，其漏极连接本级电荷泵子单元的输入端，源极连接本级电荷泵子单元的输出端；第二NMOS晶体管，其漏极和栅极相连接，并连接至本级电荷泵子单元的输出端，源极连接第一NMOS晶体管的栅极；第三NMOS晶体管，其漏极和栅极接相连接，并连接至第一NMOS晶体管的栅极，源极连接本级电荷泵子单元的输入端；第一相时钟信号，其通过第一电容连接本级电荷泵子单元的输出端，第二相时钟信号，其通过第二电容连接第一NMOS晶体管的栅极。

优选的，所述NMOS晶体管为低阈值晶体管或本征晶体管。

优选的，所述NMOS晶体管的P型衬底不通过深N阱隔离，且其P型衬底连接地电位。

优选的，所述第一相时钟信号和第二相时钟信号是互补的非交叠信号。

优选的，所述第二电容的电容值显著小于第一电容的电容值。

优选的，所述简单电荷泵电路中，前一级电荷泵子单元的输出端连接到后一级电荷泵子单元的输入端，并且相邻两级电荷泵子单元对应的时钟信号相位相反。

优选的，两个结构相同的简单电荷泵电路并联，且两个简单电荷泵电路中同一级电荷泵子单元的两相时钟信号的相位相反。