[发明专利]数字内插器与内插方法

权利要求书

1.一种数字内插器，包括在第一时钟频率上接收输入信号的输入(12)并且包括在第二时钟频率上提供内插信号的输出(18)，所述第二时钟频率大于所述第一时钟频率，所述内插器包括：

-微分器(20)，其连接到所述输入(12)，

-内插器级(30)，其连接到微分器输出(25)，以及

-积分器(40)，其连接到所述输出(18)并且连接到所述内插器级(30)的输出(39)，

所述数字内插器的特征在于所述内插器级(30)包括存储器(32)，加法器(34)，除法器(36)以及减法器(38)，其中所述加法器(34)的输出(34c)连接到除法器的输入(36a)，其中除法器的输出(36b)连接到存储器输入(32a)，并且其中存储器输出(32c)连接到所述加法器(34)的输入(34b)，其中所述减法器(38)的第一输入(38a)连接到所述微分器输出(25)并且所述减法器(38)的第二输入(38b)连接到所述除法器的输出(36b)，并且其中所述加法器(34)的另一个输入(34a)连接到所述微分器输出(25)。

2.根据权利要求1所述的数字内插器，进一步包括在所述第一时钟频率上运行的第一时钟(15)并且包括在所述第二时钟频率上运行的第二时钟(19)。

3.根据权利要求1所述的数字内插器，其中所述第二时钟频率是所述第一时钟频率的整数倍。

4.根据权利要求1所述的数字内插器，其中所述微分器在所述第一时钟频率上运行并且其中所述内插器级(30)和所述积分器在所述第二时钟频率上运行。

5.根据权利要求1所述的数字内插器，其中所述微分器(20)包括存储器(22)和减法器(24)，所述存储器(22)由所述第一时钟频率驱动并且所述减法器(24)用于计算在所述第一时钟(15)的第一时钟时间的 输入信号与所述第一时钟(15)的随后时钟时间的输入信号之间的差。

6.根据权利要求1所述的数字内插器，其中所述除法器(36)将所述加法器(34)的输出(34c)除以常数因子。

7.根据权利要求1所述的数字内插器，其中所述内插器级(30)的减法器(38)的输出(38c)连接到所述积分器(40)。

8.根据权利要求1所述的数字内插器，其中所述积分器(40)包括存储器(42)和加法器(44)，其中所述加法器(44)的一个输入(44b)连接到所述积分器的存储器(42)并且其中所述加法器(44)的另一个输入(44a)连接到所述内插器级(30)的输出(39)。

9.根据权利要求1所述的数字内插器，其中所述内插器级(30)的存储器(32)以及积分器的存储器(42)在所述第二时钟频率上运行。

10.根据权利要求9所述的数字内插器，其中通过所述第一时钟(15)可重置所述内插器级(30)的存储器(32)和所述积分器的存储器(42)中的至少一个。

11.根据权利要求10所述的数字内插器，其中所述内插器级的存储器(32)和所述积分器的存储器(42)中的至少一个与具有连接到所述第一时钟(15)的输入的或门(35，45)的输出(35c，45c)连接。

12.一种电子设备，包括至少一个根据权利要求1所述的数字内插器。

13.一种内插方法，用于将第一时钟频率的数字输入信号(50)内插到第二时钟频率的输出信号(52)，该方法包括如下步骤：

-微分所述输入信号(50)的数字序列，

-在内插器级(30)中内插所微分的序列，所述内插器级(30)包括存储器(32)，加法器(34)，除法器(36)以及减法器(38)，其中所述加法器(34)的输出(34c)连接到除法器的输入(36a)，其中除法器的输出(36b)连接到存储器输入(32a)并且其中存储器输出(32c)连接到所述加法器(34)的输入(34b)，其中所述减法器(38)的第一输入(38a)连接到微分器输出(25)并且所述减法器(38)的第二输入(38b)连接到 所述除法器的输出(36b)，并且其中所述加法器(34)的另一个输入(34a)连接到所述微分器输出(25)，以及

-积分来自所述内插器级(30)的内插信号。