[发明专利]一种跨时钟域的AHB总线桥接方法和装置

说明书

本发明公开了一种跨时钟域的AHB总线桥接方法和装置，包括：主控制逻辑模块，根据主器件的总线信号生成主时钟域的总线控制信号；根据在主时钟域下采样的被从时钟域锁存的从器件总线信号，产生反馈到主器件的响应信号；从控制逻辑模块，根据从器件的响应信号和在从时钟域下采样被主时钟域锁存的主器件总线信号，生成从时钟域的总线控制信号；主时钟和从时钟数据锁存模块，当总线控制信号使能有效时，对同步的数据进行锁存采样；异步脉冲同步电路模块，将跨时钟域信号同步到对方时钟域中。本发明中主从器件在任意频率下都能够实现AHB协议。

技术领域

本发明涉及AHB(Advanced High performance Bus，先进高性能总线)技术领域，尤指一种跨时钟域的AHB总线桥接方法和装置。

背景技术

随着SOC(System on Chip，片上系统)集成电路功能复杂度增大和IP(InternetProtocol，网络互连协议)复用设计推广，片上总线设计成了关键问题。由ARM公司推出的AMBA(Advanced Microcontroller Bus Architecture，先进微控制器总线结构)AHB总线在数据传送中受到广泛使用。早期基于AHB总线的芯片设计中，主器件和从器件均在同一时钟域下工作。在现代低功耗设计中，多时钟域管理是个降低功耗的有效方法，使不同器件工作在不同时钟，例如低频率时钟模块处于低功耗状态。但是，涉及跨时钟域工作的情况下，AHB总线协议中异步时钟同步和主从器件的时钟频率不确定等问题尤显突出。

为了解决出现的问题，目前已有的两种方案，分别为：

第一种是针对跨时钟域中时钟异步的同步处理，从而实现高频率主器件到低频率从器件的AHB总线协议传送。但是，时钟异步的同步处理仅仅实现高频率主器件到低频率从器件这种固定情况，针对低频率主器件到高频率从器件，特别是主从器件任意频率的情况，不能正确实现AHB总线协议传送。

第二种是针对数据异步传送中，为了防止丢失数据，采用FIFO(First InputFirst Output，先入先出队列)将异步数据保存。但是，增加FIFO来防止异步数据丢失，将增加电路的面积成本和逻辑设计复杂度。

发明内容

为了解决上述技术问题，本发明提供了一种跨时钟域的AHB总线桥接方法和装置，主从器件在任意频率下都能够实现AHB协议，而且能够保证异步数据的完整性。

为了达到本发明目的，本发明提供了一种跨时钟域的AHB总线桥接装置，包括：主控制逻辑模块，用于根据来自主器件发送的总线信号生成主时钟域的总线控制信号；根据来自异步时钟同步电路的在主时钟域下采样的被从时钟域锁存的从器件总线信号，产生反馈到主器件的响应信号；从控制逻辑模块，用于根据来自从器件反馈的响应信号和来自异步时钟同步电路的在从时钟域下采样被主时钟域锁存的主器件总线信号，生成从时钟域的总线控制信号；主时钟和从时钟数据锁存模块，用于接收来自所述主时钟域的总线控制信号和/或所述从时钟域的总线控制信号，并当所述主时钟域的总线控制信号和/或所述从时钟域的总线控制信号使能有效时，对同步的数据进行锁存采样；以及异步脉冲同步电路模块，用于将所述主控制逻辑模块和/或所述从控制逻辑模块中的跨时钟域信号进行跨时钟同步处理。