[发明专利]半导体器件在审
申请号: | 201510300351.9 | 申请日: | 2015-06-03 |
公开(公告)号: | CN105321931A | 公开(公告)日: | 2016-02-10 |
发明(设计)人: | 古桥隆寿;松本雅弘 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L23/538 | 分类号: | H01L23/538 |
代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 李兰;孙志湧 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 | ||
1.一种半导体器件,包括:
半导体衬底;
第一层间绝缘膜,所述第一层间绝缘膜形成在所述半导体衬底上;
第一布线和用于电容器的下电极,所述第一布线和所述下电极形成在所述第一层间绝缘膜上并且彼此隔开;
用于所述电容器的上电极,所述上电极形成在所述第一层间绝缘膜上以便至少部分地覆盖所述下电极;
用于所述电容器的电容绝缘膜,所述电容绝缘膜插入在所述下电极和所述上电极之间;
第二层间绝缘膜,所述第二层间绝缘膜形成在所述第一层间绝缘膜上,以便覆盖所述第一布线、所述下电极、所述电容绝缘膜以及所述上电极;
第一接触插塞,所述第一接触插塞掩埋在所述第一层间绝缘膜中,所述第一接触插塞位于所述下电极下方并且电耦接至所述下电极;
第二接触插塞,所述第二接触插塞掩埋在所述第二层间绝缘膜中,所述第二接触插塞位于所述上电极上并且电耦接至所述上电极;以及
第三接触插塞,所述第三接触插塞掩埋在所述第二层间绝缘膜中,所述第三接触插塞位于所述第一布线上并且电耦接至所述第一布线,
其中,所述第一布线和所述上电极由一层中的导电膜图案形成,并且
其中,所述第二接触插塞位于所述上电极的在平面图中与所述下电极不重叠的部分上。
2.根据权利要求1所述的半导体器件,
其中,将被掩埋在所述第二层间绝缘膜中并且耦接至所述上电极的接触插塞不形成在所述上电极的在平面图中与所述下电极重叠的部分上。
3.根据权利要求2所述的半导体器件,
其中,所述第一布线是包含铝作为主要成分的铝布线,并且
其中,所述下电极由具有比铝的熔点高的熔点的材料制成。
4.根据权利要求3所述的半导体器件,
其中,所述下电极是氮化钛膜、钛膜、氮化钽膜或钽膜。
5.根据权利要求1所述的半导体器件,
其中,所述第一布线和所述上电极每个都为层叠膜,所述层叠膜包括第一氮化钛膜、在所述第一氮化钛膜上的铝基主导电膜以及在所述主导电膜上的第二氮化钛膜,并且
其中,所述下电极是氮化钛膜。
6.根据权利要求1所述的半导体器件,
其中,在平面图中,所述下电极包含在所述电容绝缘膜中,并且所述电容绝缘膜包含在所述上电极中。
7.根据权利要求1所述的半导体器件,
其中,在平面图中,所述下电极具有与所述上电极重叠的部分以及与所述上电极不重叠的部分,并且
其中,在平面图中,将被掩埋在所述第二层间绝缘膜中并且耦接至所述下电极的接触插塞不形成在所述下电极的与所述上电极不重叠的部分上。
8.根据权利要求1所述的半导体器件,进一步包括形成在所述第二层间绝缘膜上的电阻器,
其中,所述电阻器和所述下电极由一层中的导电膜图案形成,
其中,掩埋在所述第一层间绝缘膜中的第四接触插塞位于所述电阻器下方并且电耦接至所述电阻器,并且
其中,将被掩埋在所述第二层间绝缘膜中并且耦接至所述电阻器的接触插塞不形成在所述电阻器上。
9.根据权利要求1所述的半导体器件,其中,所述下电极的厚度小于所述第一布线的厚度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510300351.9/1.html,转载请声明来源钻瓜专利网。