[发明专利]一种抗单粒子多节点翻转的锁存器

说明书

技术领域

本发明涉及集成电路设计领域，特别是涉及集成电路的抗辐照加固设计领域，具体为一种抗单粒子多节点翻转的锁存器。

背景技术

在空间辐射环境中，存在着大量的高能粒子（质子、α粒子等），是威胁航天电子设备可靠性的重要原因。当单个辐射粒子穿过硅片时，会在行进路径上电离产生大量的电子-空穴对，如果这些电子-空穴对位于反向偏置的PN结中，就会发生电荷收集，形成瞬态的干扰电流，导致电路节点的逻辑状态发生变化。该现象称为单粒子效应，它是引起集成电路软错误的主要原因，严重影响电路的可靠性。在时序元件（如锁存器）中，单粒子效应主要表现为单粒子翻转和单粒子多节点翻转。单粒子翻转可以解释为，单粒子产生的电荷被锁存器中的一个节点收集，该节点逻辑状态发生变化，导致锁存器锁存的数据发生翻转。单粒子多节点翻转可以解释为，单粒子产生的电荷在锁存器的两个节点之间共享，两个节点逻辑状态同时发生变化，也导致锁存器锁存的数据发生翻转。

在集成电路发展的早期，电路节点间的间距比较大，电荷共享还不明显，因此单粒子翻转占据主导地位。于是出现了许多抗单粒子翻转的加固时序元件。随着集成电路的不断发展，晶体管尺寸逐渐缩减，电路节点之间的间距越来越小。这导致单粒子产生的电荷被两个节点共享的概率增大，单粒子多节点翻转变得更加严重。这对集成电路的抗辐照加固设计提出了更高的要求，抗单粒子多节点翻转的加固设计成为研究热点。

一种典型的抗辐照加固设计方法是将锁存器复制成三份，即三模冗余锁存器。该锁存器通过数据的冗余备份，达到了抗单粒子翻转的目的。也就是说，任何一个锁存器模块出现故障，并不会影响最终的输出结果。但该锁存器并不具备抗单粒子多节点翻转的能力，当两个锁存器模块同时受到影响时，整个锁存器将输出错误的数据。而且该锁存器存在大量的冗余，面积和功耗开销非常大，不适合低开销低加固成本的应用。除此之外，还有许多抗单粒子翻转的加固时序元件，它们只能容忍单粒子翻转，并不具备抗单粒子多节点翻转的能力。

D.R.Blum等人在The 51^st IEEE International Midwest Symposium on Circuits and Systems（第51届IEEE电路与系统中西部国际会议）上发表的“Multiple Node Upset Mitigation in TPDICE-Based Pipeline Memory Structures”（基于TPDICE的缓解多节点翻转的流水存储结构）（2008年，第314~317页）提出了一种TPDICE存储结构。该电路基于三模互锁的电路设计思想和敏感节点对分离的版图设计思想，能够容忍单粒子多节点翻转。类似于DICE的双模互锁，TPDICE运用三模互锁以防护单粒子多节点翻转，但仍然存在一些敏感节点对对双节点翻转敏感。为此，通过版图设计，将这些敏感节点对在空间上进行分离，以降低双节点翻转的概率。TPDICE虽然具有抗单粒子多节点翻转的能力，但依赖于版图设计，并没有在电路设计层面完全解决双节点翻转的问题。

发明内容

针对上述已有加固技术存在的不足，本发明的目的是提供一种新颖的抗辐照加固锁存器。该锁存器不但能够容忍单粒子翻转，还能够容忍单粒子多节点翻转，避免了高能辐射粒子引发锁存器数据翻转进而导致电路失效的问题，极大地提高了电路的可靠性。

本发明采用的技术方案是：