[发明专利]高密度芯片到芯片连接

说明书

本发明涉及高密度芯片到芯片连接。一种装置包括至少第一IC管芯和第二IC管芯。第一和第二IC管芯的底表面包括多个第一连接焊盘，并且第一和第二IC管芯的顶表面包括多个第二连接焊盘。该装置还包括覆盖第一和第二IC管芯的顶表面的非导电材料层、多个通孔、在多个第一连接焊盘中的至少一部分和至少一个通孔之间的第一导电互连、以及在非导电材料层的顶表面上的第二导电互连，所述第二导电互连在多个第二连接焊盘中的至少一部分和多个通孔中的至少一个通孔之间提供电连续性。

技术领域

实施例与集成电路（IC）的封装有关。一些实施例涉及集成电路的IC封装互连。

背景技术

电子系统通常包括连接到诸如基板或者母板之类的分装件（subassembly）的集成电路（IC）。IC可以被封装并且被插入到安装在分装件上的IC封装中。随着电子系统的设计变得更复杂，满足合期望的系统大小约束是一种挑战。影响设计的总体大小的一个方面在于IC封装的接触部的互连所要求的间隔。随着间隔被减小，所封装的IC可能会变得较不稳健（robust）并且满足间隔要求的成本可能增加。因此，存在对于解决了对于IC的接触部的间隔挑战而又提供了稳健和成本有效的设计的设备、系统和方法的总体需求。

附图说明

图1图示出按照一些实施例的包括系统级电子封装的电子设备的示例的部分；

图2A-2E图示出按照一些实施例的形成用于电子设备的系统级封装的方法的示例的部分；

图3图示出按照一些实施例的包括系统级封装的电子设备的另一个示例的部分；

图4A-4G图示出按照一些实施例的形成用于电子设备的系统级电子封装的方法的示例的部分；

图5图示出按照一些实施例的包括系统级封装的电子设备的另一个示例的部分；

图6图示出按照一些实施例的包括系统级封装中的倒装芯片技术的电子设备的又一个示例的部分；

图7图示出按照一些实施例的用于电子设备的封装的示例；以及

图8是按照一些实施例的电子系统的示例的方框图。

具体实施方式

以下描述和附图充分图示出具体的实施例以使本领域技术人员能够实践它们。其他实施例可以包含结构、逻辑、电气、过程和其他改变。一些实施例的部分和特征可以被包括在其他实施例的那些部分和特征中，或者代替其他实施例的那些部分和特征。在权利要求中阐述的实施例涵盖那些权利要求的所有可用的等同方式。

对于增加较小设备的计算能力的需求已经导致对系统级封装（System inPackage，SiP）的增加使用，以满足系统集成的需求。例如，电子系统的数字和模拟部分可以通过使用两种不同的技术节点来分离和构造：针对数字部分的高端复杂集成电路（IC）制造过程和针对模拟部分的低端过程。这两个部分可以被包括在两个不同的IC管芯中，可以在封装级将这两个不同的IC管芯集成到并排的SiP中。然而，这种集成方案可能需要两个IC管芯之间的许多连接。IC管芯之间的这种互连可能需要非常精细的金属线间距和间隔，并且可能需要多个布线层。还可能存在芯片内信号速度和减小的物理尺寸之间的电性能折衷。

附加地，使用更精细的间距来容纳增加的集成电路输入/输出（I/O）可能会导致昂贵的封装过程，以容纳与互连线的宽度相关联的更精细的几何形状、互连之间的间隔和用于免受互连之间的电迁移（electro-migration）的间隔。这可能导致与用于较低成本的需求相冲突的封装要求。