[发明专利]半导体装置以及测量设备

说明书

本申请是下述申请的分案申请：

发明名称：半导体装置以及测量设备，

申请日：2013年4月26日，

申请号：201310150076.8。

技术领域

本发明涉及半导体装置以及测量设备。

背景技术

近年来，在对累计电量进行测量的电度表等的测量设备中，按时间段来测量累计电量的需要增长。伴随于此，有以通过在测量设备的内部设置振荡器和集成电路来构成半导体装置而能够测量功率和时间的方式设计的测量设备。此外，有如下电路装置，即，在引线框的上表面装载有集成电路（IC芯片），用接合线（bonding wire）将集成电路和引线框连接，并在集成电路的上表面经由各向异性导电性粘接膜装载有振荡器（例如，专利文献1）。

可是，在集成电路的上表面装载振荡器的情况下，需要将形成于集成电路的端子和形成于振荡器的端子的位置对准，因此存在缺乏通用性的问题。此外，由于进行用接合线将引线框和集成电路连接的工序和经由各向异性导电性粘接膜将集成电路和振荡器连接的工序，所以生产效率差。

专利文献

专利文献1：日本特开2010–34094号公报。

发明内容

本发明考虑到上述事实，其目的在于提供一种使生产效率提高且具有通用性的半导体装置以及测量设备。

方案1所述的半导体装置具有：振荡器，在一个面上具备沿着第一方向隔开规定距离配置的多个外部端子；集成电路，具备沿着矩形的面上的一边形成有多个第一电极焊盘的第一区域和夹着所述第一区域形成有多个第二电极焊盘的第二区域；引线框，以所述外部端子和所述第一电极焊盘及所述第二电极焊盘朝向大致同一方向并且所述第一方向和所述集成电路的一边大致平行的方式装载所述振荡器和所述集成电路，并且，在周围具备端子；第一接合线，连接所述外部端子和所述第一电极焊盘；第二接合线，连接所述引线框的端子和所述第二电极焊盘；以及密封构件，将所述振荡器、所述集成电路、所述引线框、所述第一接合线、以及所述第二接合线密封。

本发明由于采用了上述的结构，所以能够提供一种使生产效率提高且具有通用性的半导体装置以及测量设备。

附图说明

图1是具备第一实施方式的半导体装置的电度表的立体图。

图2是从背面观察第一实施方式的半导体装置的部分断裂图。

图3是图2的3–3线剖视图。

图4是表示第一实施方式的振荡器的分解立体图。

图5是用于说明第一实施方式的半导体装置的LSI的框图。

图6（a）～（e）是表示在制造第一实施方式的半导体装置的制造方法中将振荡器和LSI配置在引线框上并进行引线接合的顺序的说明图。

图7（a）～（d）是表示在制造第一实施方式的半导体装置的制造方法中用树脂对引线框、振荡器和LSI进行密封的顺序的说明图。

图8是表示第一实施方式的半导体装置的变形例的部分断裂图。

图9是表示第一实施方式的第一频率校正处理的流程的流程图。

图10是表示第一实施方式的第二频率校正处理的流程的流程图。

图11是表示第一实施方式的半导体装置中的温度和频率偏差的关系的图。

图12是用于说明第二实施方式的半导体装置的LSI的框图。

图13：（a）是表示第二实施方式的半导体装置的振荡器的时钟值的一个例子的图，（b）是表示第二实施方式的半导体装置的基准信号振荡器的时钟值的一个例子的图。

图14是表示第二实施方式的第一频率校正处理的流程的流程图。

图15是表示第二实施方式的频率误差导出处理的流程的流程图。

图16是第二实施方式的频率误差导出处理中的时间图，（a）是表示计数开始时的图，（b）是表示计数停止时的图。

图17是表示第二实施方式的第二频率校正处理的流程的流程图。

图18是用于说明第二实施方式的半导体装置的LSI的另一例的框图。

图19是用于说明第二实施方式的半导体装置的LSI的另一例的框图。

图20是从背面观察第三实施方式的半导体装置的部分断裂图。

图21是图20的21–21线剖视图。

图22是从背面观察第四实施方式的半导体装置的部分断裂图。

图23是用于说明第四实施方式的半导体装置的引线框的说明图。

图24是从背面观察第五实施方式的半导体装置的部分断裂图。