[发明专利]一种CMOS主从式采样保持电路

说明书

技术领域

本发明属于模拟/混合信号集成电路领域，具体涉及一种CMOS主从式采样保持电路。

背景技术

CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺由于极高的集成度和极低的加工价格，普遍用于模拟和混合信号集成电路设计。CMOS采样保持电路广泛应用于模数转换器前端，它能采样模拟信号瞬时值并将其保持一段时间。在这段时间里，模数转换器将处理一个不变的信号，这大大提高了模数转换器的精度和准确性。

图1为现有技术中用于模数转换器前端的CMOS单级采样保持电路，包括一NMOS晶体管Ns，一采样电容Cd，NMOS晶体管Ns用作采样开关，其栅极连接时钟信号CLK，源极连接模拟信号SIN，漏极连接采样电容Cd上极板并输出信号SOUT，采样电容Cd下极板接地。图1中CMOS单级采样保持电路的工作原理如下：

请参考图2，当时钟信号CLK为高电平时，NMOS晶体管Ns开启，连接采样电容Cd的上极板SOUT到模拟信号SIN，采样电容Cd的上极板SOUT跟随模拟信号SIN。当时钟信号CLK为低电平时，NMOS晶体管Ns截止，断开采样电容Cd的上极板SOUT与模拟信号SIN间的电连接。由于采样电容Cd具有电荷保持能力，采样电容Cd的上极板将采样并保持时钟下降沿处的模拟信号瞬时值。

但是，本发明的发明人经过研究发现，现有技术的CMOS单级采样保持电路，只能在半个时钟周期内保持信号不变，并且还受到电荷注入、非线型导通电阻等非理想效应影响，因而已经不能满足现在高速高精度模数转换器需要。

发明内容

针对现有技术的CMOS单级采样保持电路，只能在半个时钟周期内保持信号不变的技术问题，本发明提供一种新型的CMOS主从式采样保持电路。

为了实现上述目的，本发明采用如下技术方案：

一种CMOS主从式采样保持电路，包括：

输入缓冲放大器，适于接收和缓冲外部输入的模拟信号，并驱动主采样保持电路；

主采样保持电路，适于采样保持输入缓冲放大器的输出信号，并输出第一采样信号；

级间缓冲放大器，适于接收和缓冲第一采样信号，并驱动从采样保持电路；

从采样保持电路，适于采样保持级间缓冲放大器的输出信号，并输出第二采样信号，且第二采样信号为所述CMOS主从式采样保持电路的最终输出信号；

时钟电路，适于接收外部时钟信号，产生第一内部时钟信号和第二内部时钟信号，所述第一内部时钟信号和第二内部时钟信号为一对非交叠的时钟信号，且第一内部时钟信号用于给主采样保持电路提供时钟信号，第二内部时钟信号用于给从采样保持电路提供时钟信号。

本发明提供的CMOS主从式采样保持电路中，时钟电路产生一对非交叠的第一内部时钟信号和第二内部时钟信号，第一内部时钟信号用于给主采样保持电路提供时钟信号，第二内部时钟信号用于给从采样保持电路提供时钟信号，因而主采样保持电路和从保持采样电路共两级保持电路能够在整个时钟周期内保持信号不变；同时，还包括一个输入缓冲放大器用于接收和缓冲外部输入的模拟信号，一个级间缓冲放大器被插入到两级采样保持电路之间，用于隔离主采样保持电路和从采样保持电路的采样电容，防止电荷分享效应发生。本发明应用于模数转换器前端，能大大提高模数转换器性能。

进一步，所述输入缓冲放大器采用单端电路形式，包括第一NMOS晶体管和第二NMOS晶体管，所述第一NMOS晶体管为工作晶体管，其栅极接收外部输入的模拟信号，源极输出缓冲后的模拟信号，漏极连接电源VCC；所述第二NMOS晶体管为偏置晶体管，其漏极连接第一NMOS晶体管的源极，为第一NMOS晶体管提供偏置电流，源极接地，栅极连接第一偏置电压。

进一步，所述主采样保持电路和从采样保持电路均采用单端电路形式并具有相同的电路结构，包括采样开关和采样电容，所述采样电容的下极板接地，上极板连接采样开关的一端，采样开关的另一端连接输入信号，采样开关的控制端与内部时钟信号连接，且所述采样电容上极板信号作为主从采样保持电路的输出采样信号。