[发明专利]一种基于克服大频偏同步序列的同步检测方法

权利要求书

1.一种基于克服大频偏同步序列的同步检测方法，其特征在于，包括如下步骤：

步骤1、粗同步检测：

设定接收机的采样窗口宽度为2048×4，并控制接收机以4倍采样速率的方式对输入数据进行接收，得到长度均为2048的4路粗同步数据，即：当接收的数据为[a,b,c,d]时，对每一个数据点进行4次采样，则得到的采样数据为[a1,a2,a3,a4,b1,b2,b3,b4,c1,c2,c3,c4,d1,d2,d3,d4]，再形成4路粗同步数据，即为：[a1,b1,c1,d1]，[a2,b2,c2,d2]，[a3,b3,c3,d3]，[a4,b4,c4,d4]；

将本地同步CAZAC序列与每路粗同步数据分别进行相关处理，得到4列相关值；判断4列相关值中最大值是否大于设定的粗同步门限：

如果大于或等于，记录所述最大值在采样后的输入数据中的位置，作为帧头的粗同步位置，然后执行步骤2；

如果小于，则认为同步失败，未找到帧头的粗同步位置，控制接收机的采样窗口偏移长度为2048×4，返回步骤1；

其中，所述CAZAC序列的长度为2048，其生成 方式为：

其中,μ表示CAZAC序列的根序号，0≤n≤pilotLen-1，μ＝3，pilotLen＝2048；

步骤2、精同步检测:

S201、根据步骤1中得到的粗同步位置，在所述步骤1接收的采样后的输入数据中，以所述帧头的粗同步位置为参考点向前移动p×4个数据点，作为精同步起点；从该精同步起点开始取长度为2048×4的数据，形成4路精同步序列；其中，p的取值范围为3～40；

S202、以ΔT＝256作为分段长度，将每一路精同步序列与长度为2048的本地Midamble序列按多段级联的方式获取相关值，即得到4列相关值；

S203、判断4列相关值中最大值是否大于设定的精同步门限：

如果大于或等于，记录所述最大值所在的位置，即作为帧头的精确位置，然后执行步骤3；

如果小于，则精检测失败，控制接收机的采样窗口偏移长度为2048×4后，返回步骤1；

步骤3、输出帧头的精确位置。