[发明专利]一种反相器电路和输入信号取反的方法

权利要求书

1.一种反相器电路，其特征在于，包括：

时钟模块，用于接收输入信号IN和时钟信号CLK，并依据所述输入信号IN和时钟信号CLK生成延时信号IND和延时复制信号INDD；

偏置模块，用于接收带隙基准电压VBG，并依据所述带隙基准电压VBG输出限制电压VP；

反相模块，用于接收电源电压VHV和输入信号IN，依据所述限制电压VP控制所述电源电压VHV，以及依据所述电源电压VHV，延时复制信号INDD和延时信号IND进行分段式充电，并在充电完成时输出所述输入信号IN对应的反相输出信号OUT。

2.根据权利要求1所述的反相器电路，其特征在于，所述时钟模块包括第一边沿D触发器和第二边沿D触发器，所述第一边沿D触发器的第一信号输入端D1连接输入信号IN，所述第一边沿D触发器的第一信号输出端Q1连接所述第二边沿D触发器的第二信号输入端D2，所述第一边沿D触发器的第一时钟输入端C1和所述第二边沿D触发器的第二时钟输入端C2连接时钟信号CLK；

当所述时钟信号CLK的边沿发生变化时，在所述第一边沿D触发器的第一信号输出端Q1根据所述输入信号IN输出延时信号IND，以及在所述第二边沿D触发器的第二输出端Q2根据所述延时信号IND输出相差一个时钟信号CLK的时钟周期的延时复制信号INDD。

3.根据权利要求1所述的反相器电路，其特征在于，所述偏置模块包括第一PMOS管MP1和第一NMOS管MN1，所述第一PMOS管MP1的源极连接电源电压VHV，所述第一PMOS管MP1的栅极连接所述第一PMOS管MP1的漏极和所述第一NMOS管MN1的源极，所述第一NMOS管MN1的栅极连接带隙基准电压VBG，所述第一NMOS管MN1的源极连接电阻R0；所述电阻R0接地；

所述带隙基准电压VBG通过所述电阻R0生成偏置电压，并依据所述偏置电压和所述电源电压VHV在作为输出端的所述第一PMOS管MP1的漏极和所述第一NMOS管MN1的漏极处输出限制电压VP。

4.根据权利要求1或2或3所述的反相器电路，其特征在于，所述反相模块包括第一非门，第二非门，第一与非门，第二与非门，第三与非门，第一电平转换器Level Shift1，第二电平转换器Level Shift2，第三电平转换器Level Shift3，第二PMOS管MP2，第三PMOS管MP3，第二NMOS管MN2，第三NMOS管MN3以及负载等效电容C；

所述偏置模块连接所述第二PMOS管MP2的栅极，所述第二PMOS管MP2的源极连接电源电压VHV，所述第二PMOS管MP2的漏极连接第三PMOS管MP3的源极；

所述第一非门的输入端连接延时复制信号INDD，所述第一与非门的输入端连接所述第一非门的输出端和延时信号IND，所述第一与非门的输出端连接所述第一电平转换器Level Shift1的输入端，所述第一电平转换器Level Shift1的输出端连接所述第二非门的输入端，所述第二非门的输出端连接所述第二NMOS管MN2的栅极，所述第二NMOS管MN2的源极连接电源电压VHV，所述第二NMOS管MN2的漏极连接所述第三PMOS管MP3的漏极，所述第三NMOS管MN3的源极和所述负载等效电容C，所述第三NMOS管MN3的漏极和所述负载等效电容C接地；

所述第二与非门的输入端连接所述输入信号IN和延时复制信号INDD，所述第二与非门的输出端连接所述第二电平转换器Level Shift2的输入端，所述第二电平转换器Level Shift2的输出端连接所述第三PMOS管MP3的栅极；

所述第三与非门的输入端连接所述输入信号IN和延时信号IND，所述第三与非门的输出端连接所述第三电平转换器Level Shift3的输入端，所述第三电平转换器Level Shift3的输出端连接所述第三NMOS管MN3的栅极；

若所述输入信号IN为低电平，则按照所述相差一个时钟信号CLK的时钟周期的延时信号IND和延时复制信号INDD在导通所述第二NMOS管MN2时，给所述负载等效电容C进行第一次充电；在截止所述第二NMOS管MN2，所述导通第三PMOS管MP3，所述截止第三NMOS管MN3时，给所述负载等效电容C进行第二次充电；

当所述负载等效电容C充电完成时，在作为输出端的所述第三PMOS管MP3的漏极和所述第三NMOS管MN3的源极处输出所述输入信号IN对应的高电平输出信号OUT1。